sistemas embarcados

Prévia do material em texto

Avaliação de nota 8,75/10 
 
1,25 pts. 
 
1. 
 
 
Para configurar um FPGA com o hardware digital que você projetou, é necessário usar uma ferramenta de software chamada EDA, de 
Automação de Design Eletrônico. Qual etapa da ferramenta implementa uma lista das redes de ligação que conectam as portas lógicas e flip-
flops do seu circuito? 
 
 
 
 
Simulação 
 
Geração de bitstream 
 
Place and route 
 
Implementação 
 
Síntese 
 
 
 
 
1,25 pts. 
 
2. 
 
Independentemente do fabricante, a arquitetura de uma FPGA consiste em blocos lógicos configuráveis (CLBs), blocos de entrada/saída (E/S) 
configuráveis e grade de interconexão programável. Os elementos abaixo também constituem uma arquitetura de FPGA. 
I - LUT. 
II - BRAM. 
III - Flip-flop. 
javascript:alert('Quest%C3%A3o%20com%20o%20c%C3%B3digo%20de%20refer%C3%AAncia%20201808404011.')
javascript:alert('C%C3%B3digo%20da%20quest%C3%A3o:%206068367/n/nStatus%20da%20quest%C3%A3o:%20Liberada%20para%20Uso.');
javascript:alert('Quest%C3%A3o%20com%20o%20c%C3%B3digo%20de%20refer%C3%AAncia%20201808403908.')
javascript:alert('C%C3%B3digo%20da%20quest%C3%A3o:%206068264/n/nStatus%20da%20quest%C3%A3o:%20Liberada%20para%20Uso.');
 
IV - Multiplexador. 
Qual opção abaixo indica o(s) componente(s) que pertencem aos CLBs? 
 
 
 
 
I e IV 
 
I e II 
 
I, III e IV 
 
II e III 
 
Somente a III 
 
 
 
 
1,25 pts. 
 
3. 
 
 
A arquitetura de um FPGA é constituída de pelo menos: 
 
 
 
 
CLBs, blocos de entrada/saída (E/S) configuráveis e grade de interconexão programável. 
 
blocos de entrada/saída (E/S) configuráveis e grade de interconexão programável. 
 
SRAM, CLBs e LUTs. 
 
CPU, CLBs e grade de interconexão programável. 
 
ROM, portas de E/S e SRAM. 
 
 
javascript:alert('Quest%C3%A3o%20com%20o%20c%C3%B3digo%20de%20refer%C3%AAncia%20201808403910.')
javascript:alert('C%C3%B3digo%20da%20quest%C3%A3o:%206068266/n/nStatus%20da%20quest%C3%A3o:%20Liberada%20para%20Uso.');
 
 
1,25 pts. 
 
4. 
 
 
O ambiente de desenvolvimento Vivado é um dos mais utilizados em projetos de sistemas embarcados baseados em FPGA. Leia as afirmações 
abaixo sobre o Vivado e indique a opção correta. 
I - O Vivado é um ambiente para Automação de Design Eletrônico para FPGAs da Xilinx. 
II - A descrição do hardware no Vivado só pode ser feita com VHDL. 
III - A geração do arquivo bitstream para configurar o FPGA deve ser em outra ferramenta, não no Vivado. 
IV - O Vivado possui um simulador integrado. 
 
 
 
 
Somente II está correta. 
 
Somente I e IV estão corretas. 
 
Somente I e III estão corretas. 
 
Somente II, III e IV estão corretas. 
 
Somente I e II estão corretas. 
 
 
 
 
1,25 pts. 
 
5. 
 
 
Você foi solicitado(a) a atuar na implementação de um controlador de semáforo usando FPGA. Qual a melhor forma de descrever este 
controlador em hardware? 
javascript:alert('Quest%C3%A3o%20com%20o%20c%C3%B3digo%20de%20refer%C3%AAncia%20201808404008.')
javascript:alert('C%C3%B3digo%20da%20quest%C3%A3o:%206068364/n/nStatus%20da%20quest%C3%A3o:%20Liberada%20para%20Uso.');
javascript:alert('Quest%C3%A3o%20com%20o%20c%C3%B3digo%20de%20refer%C3%AAncia%20201808404533.')
javascript:alert('C%C3%B3digo%20da%20quest%C3%A3o:%206068889/n/nStatus%20da%20quest%C3%A3o:%20Liberada%20para%20Uso.');
 
 
 
 
Usando multiplexadores 
 
Usando contadores 
 
Usando máquina de estados finita (FSM) 
 
Usando microcontrolador descrito em FPGA 
 
Usando decodificadores 
 
 
 
 
1,25 pts. 
 
6. 
 
 
Qual a diferença entre ferramentas de simulação e ferramentas de síntese em ambientes de Automação de Design Eletrônico para FPGAs? 
 
 
 
 
Simuladores são usados para verificar o desempenho do circuito e as ferramentas de síntese são para a fabricação de 
circuitos. 
 
Simuladores encontram erros no código e a ferramenta de síntese corrige o código. 
 
Simuladores e ferramentas de síntese funcionam exatamente da mesma forma. 
 
Os simuladores são usados para verificar a funcionalidade do circuito e as ferramentas de síntese geram uma "netlist" que 
define todos os componentes de circuito. 
 
Simuladores verificam o comportamento do circuito antes de implementá-lo no dispositivo e as ferramentas de síntese 
geram o mapeamento dos elementos no dispositivo. 
 
 
javascript:alert('Quest%C3%A3o%20com%20o%20c%C3%B3digo%20de%20refer%C3%AAncia%20201808404009.')
javascript:alert('C%C3%B3digo%20da%20quest%C3%A3o:%206068365/n/nStatus%20da%20quest%C3%A3o:%20Liberada%20para%20Uso.');
 
 
1,25 pts. 
 
7. 
 
O módulo (entity), descrito abaixo em VHDL, mostra a arquitetura de um multiplexador 2 para 1. Suponha que você queira usar esta arquitetura 
para construir, em outro módulo, um multiplexador 4 para 1. Quantas instancias deste módulo multiplexador 2 para 1 você precisará usar? 
ENTITY Mux2x1 IS 
 
 PORT 
 
 ( 
 
 ent_0, ient_1, sel : IN STD_LOGIC; 
 
 output: OUT STD_LOGIC 
 
 ); 
 
END Mux2x1; 
 
javascript:alert('Quest%C3%A3o%20com%20o%20c%C3%B3digo%20de%20refer%C3%AAncia%20201808404326.')
javascript:alert('C%C3%B3digo%20da%20quest%C3%A3o:%206068682/n/nStatus%20da%20quest%C3%A3o:%20Liberada%20para%20Uso.');
 
 
ARCHITECTURE nome OF Mux2x1 IS 
 
BEGIN 
 
 output <= ent_0 WHEN sel = '0' ELSE ent_1; 
 
 
 
END nome; 
 
 
 
 
2 
 
1 
 
3 
 
5 
 
4 
 
 
 
 
1,25 pts. 
 
8. 
 
 
Para os projetistas de sistemas embarcados, qual das opções é uma vantagem em se usar FPGAs? 
 
 
 
 
A versatilidade de rodar o sistema operacional Linux. 
 
A capacidade de reconfigurar o hardware descrito quando necessário. 
 
A facilidade de programação somente com a linguagem C. 
 
A possibilidade de acionamento direto de cargas com alta demanda de corrente. 
 
O desempenho superior em relação aos ASICs. 
 
 
 
 
 
 
 
 
javascript:alert('Quest%C3%A3o%20com%20o%20c%C3%B3digo%20de%20refer%C3%AAncia%20201808403911.')
javascript:alert('C%C3%B3digo%20da%20quest%C3%A3o:%206068267/n/nStatus%20da%20quest%C3%A3o:%20Liberada%20para%20Uso.');