Cola Lógica Programável

Prévia do material em texto

Cola Lógica Programável
1 A configuração em VHDL estabelece o elo entre a declaração de um componente e uma entidade de projeto. É necessário utilizar a configuração quando o componente possuir uma entidade com: D várias arquiteturas Rota3 Tema2
2 A entidade de projeto (design entity) é composta de duas partes, a primeira é a declaração da entidade e a segunda é a sua arquitetura. As palavras-chave da linguagem VHDL empregadas na criação de uma estrutura mínima para a declaração da entidade, na ordem em que se apresentam, são: B ENTITY, IS, PORT, END Rota2- Tema1
3 A ferramenta de Software Altera Quartus II é utilizada para o desenvolvimento de projetos de lógica programável. Um dos processos de compilação que já permite simular o projeto é chamado Analysis & Synthesis, também chamado compilação parcial, que compreende as seguintes etapas: C Otimização lógica e mapeamento da tecnologia Aula1 Tema4
4 A linguagem HDL permite descrever circuitos digitais. A linguagem de descrição de hardware difere das linguagens de programação de software, pois inclui um meio de descrever: C o tempo de programação e a intensidade de sinais Aula1 Tema3
5 A linguagem VHDL, permite a implementação de subprogramas. I- Os subprogramas compreendem região de código seqüencial. E V,V,F,F Rota2 Tema5
6 A máquina de estados é um circuito seqüencial que transita em uma sequência finita de estados. I- A transição de estados é comandada por uma entrada de clock. E I,IV e V, somente. Rota3 Tema4
7 A memória RAM permite escrita e leitura e sua implementação em VHDL se dá em código seqüencial. Na entidade de uma memória RAM bidirecional o modo que é usado para declarar o seu barramento de dados é: D INOUT Rota5 Tema2
8 A primeira estrutura básica de um dispositivo de lógica programável possuí a tanto o plano AND como plano OR configuráveis. C PLA Aula1 Tema1
9 Atributos em VHDL são informações adicionais associadas a sinais, vetores e tipos. A alternativa que contém apenas os atributos de sinais é: C ACTIVE, QUIET, EVENT e STABLE Rota2 –Tema2
10 Contadores em VHDL, podem ser implementados utilizando máquina de estados ou utilizando estrutura IF/ESLSE sem máquina de estados, sempre utilizando uma entrada de clock ativo por borda de subida ou descida. C assíncrono; paralela síncrona
11 Controladores em VHDL podem ser implementados utilizando máquina de estados ou utilizando estrutura IF/ELSE sem máquinas de estados, sempre utilizando uma entrada de clock ativo por borda de subida ou descida. No caso do controlador utilizando estrutura IF/ELSE sem máquina de estados e que permite carregar um valor inicial de contagem, no qual diz respeito ao sincronismo com o sinal de clock o reset é____ e a carga de dados é____ C assíncrono: paralela síncrona Rota4 Tema3 
12 Dadas as seguintes sentenças: I- O codificador de prioridade pode ser implementado com construção WHEN ELSE, utilizando código concorrente. E V,F,F,V
13 Dado uma unidade lógica e aritmética (ULA) de 3 bits de controle implementada em VHDL em que as 4 primeiras operações são lógicas e as últimas 4 operações são aritméticas, considerando uma contagem de 000 a 111 na sua tabela verdade. O bit de entrada de controle que define se a operação é lógica ou aritmética é o: B MSB Rota4 Tema1
14 É possível implementar em VHDL a geração de estímulos para a realização de teste independente da ferramenta da simulação. Para gerar sinais aleatórios como estímulos em região de código seqüencial utiliza-se o comando: B WAIT Rota5- Tema4
15 É possível implementar em VHDL a geração de estímulos para a realização de teste independente da ferramenta de simulação. Para gerar sinais aleatórios como estímulos em região de código concorrente utiliza-se a cláusula: C AFTER Rota5 Tema4
16 É possível implementar um microprocessador em VHDL. Sobre o microprocessador VHDL apresentado na Aula Teórica 6: I- O conjunto de instruções prevê modos de endereçamento direto, indireto e imediato. E I, II e V, somente. Rota 6 Tema 3
17 Na conversão de um algoritmo para uma descrição VHDL é necessário entender quais tipos de circuitos são utilizados, ou seja, as unidades funcionais empregadas. C comparador Rota3 Tema5
18 Nas regiões de código seqüencial em VHDL a ordem das linhas é importante para o resultado da funcionalidade implementada. Os comandos seqüenciais ficam em 3 regiões de código especificas que são: C PROCESS, FUNCTION, PROCEDURE. Rota2 Tema4
19 O código VHDL que descreve a operação de um circuito é, a princípio, executado de forma concorrente. Isto significa que em uma região de código concorrente a ordem das linhas não deve interferir no resultado. Existem 3 comandos do VHDL específicos para regiões de código concorrente, são eles: B WHEN, GENERATE, BLOCK Rota2 Tema3
20 O código VHDL que descreve a operação de um circuito é, a princípio, executado de forma concorrente. Os...código, em que a ordem das linhas de código interfere no resultado. Existem 4 comandos do VHDL específicos para regiões de código sequencial , são eles: A IF, SELECT, WAIT e LOOP 
21 O FPGA é uma evolução do CPLD. A estrutura mais básica de um FPGA corresponde á uma LUT associada a um registrador e um MUX. Esta estrutura básica, utilizada para medir a capacidade do FPG, é chamada de: C Elemento lógico Aula 1 Tema 2 
22 O FPGA modelo EP2C5T144C8N é da família Cyclone II da Altera. Seu kit de desenvolvimento permite a prototipagem e teste de projetos. A sua programação se dá por meio da porta USB do computador, sendo que no kit a conexão utilizada é chamada de: E JTAG Aula1 Tema5
23 O NIOS II é o processador software core da Altera. O nome do seu barramento interno que interliga todos os seus componentes é: C Avalon Switch Fabric Rota6- Tema2
24 Os arquivos em VHDL, permitem a troca de dados entre uma entidade e o mundo exterior. I- As operações com arquivos não são sintetizáveis. D V,V,F,F Rota5- Tema3
25 Os dados armazenados na memória ROM em VHDL são definidos na arquitetura da entidade na região de declarações, antes da palavra reservada BEGIN. A classe de objetos utilizada para definir o número de endereços e armazenar os dados na memória ROM é: B CONSTANT Rota5 Tema1
26 Os dispositivos CPLDs são uma evolução dos SPLDs. A estrutura mais básica de um CPLD corresponde á um elemento PAL (ou GAL) associado a circuitos adicionais em sua saída, incluindo um registrador e multiplexadores. Esta estrutura é chamada de: B Macrocélula Aula1 Tema2
27 Os IP cores são blocos de hardware que executam tarefas específicas. A tecnologia que possibilita projetar dispositivos FPGA com memória, elementos lógicos e um processador IP core em sua arquitetura interna é chamada de: B SOPC Rota6- Tema1
28 Os registradores em VHDL são implementados em região de código seqüencial dentro de uma estrutura PROCESS. No caso de um registrador sensível a borda, caso dos fli-flops, o código VHDL que identifica uma borda de descida na entrada de clock é: B IF(ck’EVENT AND ck= ‘0’) Rota3 Tema3
29 Os registradores em VHDL são implementados em região de código seqüencial dentro de uma... No caso de um registrador sensível a borda, caso dos fli-flops, o código VHDL que identifica... A IF(ck’EVENT AND ck= ‘1’) 
30 Para a realização de testes em VHDL é possível gerar formas de onda para estimular uma entidade. Os estímulos de teste são armazenados em um vetor declarado como constante cujos elementos são do tipo: D RECORD Rota5- Tema5
31 Para desenvolver um projeto em lógica programável podem ser utilizadas duas formas, uma com editor gráfico por meio de diagrama esquemático, e outra com editor de texto por meio de uma linguagem HDL. I- Qualquer descrição de hardware envolve a definição de entradas e saídas. A V, V, V, F Aula 1- Tema 3
32 Para implementar uma ULA em VHDL por meio de codificação seqüencial podem ser utilizadas descrições com e sem aninhamento. As duas estruturas que podem ser utilizadas em ambos os casos são: D IF ELSE e CASE WHEN Rota 4 Tema 133 Para implementar um codificador de prioridade em VHDL por meio de codificação concorrente podem ser utilizadas descrições com duas construções, uma que tem uma maior correspondência com a operação do circuito e outra em que o código contém um detalhamento maior. C WHEN ELSE o WITH SELECT Rota 4- Tema 2
34 Para iniciar um código em VHDL, primeiramente especificam-se as bibliotecas e pacotes, se necessário, e em seguida define-se a entidade de projeto. Com a palavra-chave da linguagem PORT definem-se as portas, cujos 4 modos possíveis são: C IN, OUT, INOUT, BUFFER Rota2 Tema1
35 Para testar o microprocessador VHDL apresentado na Aula Teórica 6 é necessário criar uma entidade que conecta e...serve para o armazenamento do programa e para a leitura e escrita de dados. Esta entidade que conecta o microprocessador e a memória instancia e interliga suas respectivas entidades... C componentes 
36 Registradores de deslocamento em VHDL realizam a transferência de dados, podendo realizar conversões de dados em formato serial e paralelo. Considerando o uso de vetores para descrever os dados, em um registrador de entrada serial e saída serial a operação que realiza o deslocamento de dados é: D concatenação Rota4 Tema4
37 Sobre a inicialização de registradores em VHDL, considere as sentenças abaixo: I) A operação de incialização Set leva a saída para nível lógico baixo. C III e IV, apenas 
38 Sobre a operação de microprocessador VHDL, apresentado na Aula Teórica 6. Quando a instrução que é apontada pelo contador de programa Pc é 22 em hexadecimal ( mnemônico LDiA,n) e o registrador de página Pg está com o valor 3 em hexadecimal , o endereço em hexadecimal a ser lido, formado por Pg & n, será. C 32 Rota 6 Tema 4
39 Sobre a operação do microprocessador VHDL, apresentado na Aula Teórica 6. I- Algumas instruções são divididas em dois passos, como a instrução LDiA,n. A V,F,V,V Rota6 Tema4
40 Sobre circuitos codificadores/decodificadores e multiplexadores em VHDL. I- O codificadores de prioridade pode ser implementado com construção WHEN ELSE, utilizando código concorrente. E V,F,F,V Rota4 Tema2
41 Sobre geradores de sinais em VHDL: I- Um gerador de sinal arbitrário com máquina de estados necessita de 2 processos (PROCESS) para sua implementação em código seqüencial. B I e III Rota4- Tema5
42 Sobre o conjunto de instruções do microprocessador VHDL apresentado na Aula Teórica 6. A instrução de carga direta do Acumulador (LDdA,n) é executada por meio da leitura do dado em hexadecimal 10 apontado por Pc, fazendo o armazenamento no registrador Acc do valor que está no endereço de memória apontado por: D [Pg&0] Rota 6 Tema 3 
43 Sobre o conjunto de instruções do microprocessador VHDL apresentado na Aula Teórica 6. A instrução de carga imediata do Acumulador (LDmA,mm) faz o armazenamento no registrador Acc do valor que está no endereço de memória apontado por: A [Pc+1] Rota6 Tema3
44 Sobre os componentes em VHDL, considere as sentenças abaixo. I) É como interligar vários componentes em um diagrama esquemático. E I e IV apenas
45 Todas as classes de objetos em VHDL devem ser declaradas segundo um tipo definido. Os 2 tipos do padrão IEEE 1164, que podem assumir 9 valores, são: D STD_LOGIC e STD_LOGIC_VECTOR Rota2 Tema2
46 Uma máquina de estados controla eventos. O padrão de contagem não necessariamente é uma sequência. Em VHDL a estrutura seqüencial que define a transição de estados é: B CASE/WHEN Rota 3 Tema 4
47 Um componente em VHDL é uma entidade de projeto empregada na arquitetura de outra entidade. Primeiramente o componente deve ser declarado, podendo ser no corpo da arquitetura antes da palavra reservada BEGIN. C PORT MAP Rota3 Tema1