AV arquitetura de computadores

Prévia do material em texto

21/03/2023 17:20 EPS
https://simulado.estacio.br/provas_emcasa_linear_preview.asp 1/4
PATRICK LIMA DE MENDONÇA
Avaliação AV
 
 
202301508258       POLO CENTRO - SÃO GONÇALO - RJ
 avalie seus conhecimentos
Disc.: DGT0281 - ARQUITETURA DE COMPUTADORES Período: 2023.1 EAD (GT) / AV
Aluno: PATRICK LIMA DE MENDONÇA Matrícula: 202301508258
Data: 21/03/2023 17:20:36 Turma: 9003
Lupa   RETORNAR À AVALIAÇÃO
  1a Questão (Ref.: 202306795528)
O parâmetro para análise de memórias eletrônicas que indica o tempo entre duas operações sucessivas
de leitura ou escrita é conhecido como:
Ciclo de Memória.
Custo.
Capacidade.
Volatilidade.
Temporariedade.
  2a Questão (Ref.: 202307668995)
Algumas instruções de máquina são corriqueiras, por exemplo, operações de desvio de controle de execução e
movimentação de dados. Analisando a instrução de máquina a seguir:
ADD A, B, C
Podemos concluir que ela possui:
Um operador, três operandos.
Um operando, três operadores.
Três operadores, três operandos.
Quatro operadores.
 Atenção
1. Veja abaixo, todas as suas respostas gravadas no nosso banco de dados.
2. Caso você queira voltar à prova clique no botão "Retornar à Avaliação".
3. Não esqueça de �nalizar a avaliação colocando o código veri�cador no campo no �nal da
página.
javascript:voltar_avaliacoes()
javascript:diminui();
javascript:aumenta();
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5236445\n\nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 6109912\n\nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:ir_finalizar();
21/03/2023 17:20 EPS
https://simulado.estacio.br/provas_emcasa_linear_preview.asp 2/4
Dois operadores, dois operandos.
  3a Questão (Ref.: 202306563344)
O último símbolo possível de ser representado na base numérica 14 é o:
D
F
C
E
B
  4a Questão (Ref.: 202306566342)
A estrutura de informações nas linguagens dos humanos segue esta ordem de formação:
 
CARACTERE → PALAVRA → FRASES
 
Da mesma forma, a estrutura de informações nas linguagens dos computadores segue,
respectivamente, a equivalente ordem de formação:
Banco de Dados → Arquivo → Registro
Bit → Byte → Palavra
Registro → Arquivo → Byte
Palavra → Bit → Byte
Byte → Bit → Arquivo
  5a Questão (Ref.: 202306836713)
Assinale a alternativa que apresenta corretamente a representação do circuito a seguir:
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5004261\n\nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5007259\n\nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5277630\n\nStatus da quest%C3%A3o: Liberada para Uso.');
21/03/2023 17:20 EPS
https://simulado.estacio.br/provas_emcasa_linear_preview.asp 3/4
  6a Questão (Ref.: 202306845487)
João foi à lanchonete e solicitou ao balconista um hamburguer (X) ou uma batata frita (Y) e um refrigerante (Z).
Qual expressão simboliza este pedido?
(X + Y) . Z
X + Y + Z
X . Y + Z
X + (Y . Z)
X . Y . Z
  7a Questão (Ref.: 202307671079)
As arquiteturas CISC e RISC apresentam vantagens e desvantagens. Acerca dos seus conceitos
fundamentais, uma máquina RISC tem como uma de suas principais características:
Grande quantidade de instruções.
Decodi�cação micro programada.
Pipelines complexos.
Operação apenas em registradores.
Muito espaço em disco.
  8a Questão (Ref.: 202307667721)
A colocação de memória cache no projeto de um computador é um artifício para melhorar sua performance.
Quanto a essa memória, podemos a�rmar que:
Fica presente em um cartão USB e permite guardar em segurança os arquivos.
Fica presente no processador e aumenta a e�ciência por ser mais rápida que a memória principal.
Fica presente na Memória RAM e melhora a performance, porque consegue transferir dados mais rápidos
para o processador.
Fica presente na placa-mãe e tem menor latência de transmissão.
Fica presente no disco rígido e melhora a velocidade de leitura do disco.
  9a Questão (Ref.: 202307668097)
Com o crescimento da internet, foi necessário criar um sistema de endereçamento para que se enviassem os
datagramas ao destino correto. Originalmente, era chamado apenas de endereço IP, mas, hoje, chama-se Ipv4.
Assinale a opção que representa um endereço IP válido:
200.100.30.25.42
8.8.44
925
8.8.4.4
312.0.255.100
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5286404\n\nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 6111996\n\nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 6108638\n\nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 6109014\n\nStatus da quest%C3%A3o: Liberada para Uso.');
21/03/2023 17:20 EPS
https://simulado.estacio.br/provas_emcasa_linear_preview.asp 4/4
  10a Questão (Ref.: 202306826231)
As principais variáveis em uma organização de processadores multicore são o número de núcleos no chip, o
número de níveis da memória cache e a quantidade de memória cache que é compartilhada. Neste contexto, o
processador Intel Core i7, introduzido em 2008, implementava 4 processadores x86 SMT (Simultaneous
Multithreading), cada um com:
caches L1, L2 e L3 compartilhadas.
cache L2 dedicada e uma cache L3 compartilhada.
caches L1, L2 e L3 dedicadas.
cache L1 compartilhada de 8MB e cache L2 dedicada, de 2MB.
cache L1 dedicada e cache L2 compartilhada.
Autenticação para a Prova Online
Caso queira FINALIZAR a avaliação, digite o código de 4 carateres impresso abaixo.
ATENÇÃO: Caso �nalize esta avaliação você não poderá mais modi�car as suas respostas.
T6G2 Cód.: FINALIZAR
Obs.: Os caracteres da imagem ajudam a Instituição a evitar fraudes, que di�cultam a gravação das
respostas.
Período de não visualização da avaliação: desde 14/03/2023 até 09/06/2023.
javascript:alert('C%C3%B3digo da quest%C3%A3o: 5267148\n\nStatus da quest%C3%A3o: Liberada para Uso.');