TOP AV ARQ-Slides para video 14-Cache-Mapeamento Direto

Prévia do material em texto

Mario A. Monteiro
TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORES
MARIO A. MONTEIRO
TÓPICOS AVANÇADOS SOBRE 
MEMÓRIAS 
▪ Conceitos básicos de sistemas 
de computação
▪ Tópicos Avançados em 
Memória
✓ Hierarquia-Principio da 
localidade
✓ Endereçamento de memórias 
de semicondutores
✓ Memória Cache
▪ Microarquitetura dos 
processadores 
▪ Arquiteturas da Atualidade 
(paralelismo e 64 bits) 
Mario A. Monteiro
TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORES
MARIO A. MONTEIRO
TÓPICOS AVANÇADOS EM MEMÓRIA MEMÓRIAS CACHE
SUMÁRIO
➢ Princípio da Localidade -Hierarquia de Memórias
➢ Endereçamento de memórias RAM
➢ Memórias Cache
▪ Elementos de Projeto
▪ Organização e Funcionamento Básico
Mario A. Monteiro
TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORES
MARIO A. MONTEIRO
TÓPICOS AVANÇADOS EM MEMÓRIA MEMÓRIAS CACHE-ORGANIZAÇÃO
FUNCIONAMENTO BÁSICO DO ACESSO COM MEMÓRIAS CACHE
OBSERVE-SE A IMPORTÂNCIA DA 
MEMÓRIA CACHE NO DESEMPENHO 
DOS SISTEMAS DE COMPUTAÇÃO
Mario A. Monteiro
TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORES
MARIO A. MONTEIRO
TÓPICOS AVANÇADOS EM MEMÓRIA MEMÓRIAS CACHE-ORGANIZAÇÃO
FUNCIONAMENTO BÁSICO DO ACESSO COM MEMÓRIAS CACHE
Inicialmente, havia apenas Processador e Memória
O tempo de acesso à memória era 100 ns
Enquanto o processador era capaz de 
realizar uma operação em 2 ns
Neste caso, em 100% dos acessos 
(sempre) o tempo gasto para se 
trazer uma dado ao processador 
era de 100 ns
Memória
Processador
100 ns
2 ns
Mario A. Monteiro
TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORES
MARIO A. MONTEIRO
TÓPICOS AVANÇADOS EM MEMÓRIA
MEMÓRIAS CACHE-ORGANIZAÇÃO
FUNCIONAMENTO BÁSICO DO ACESSO COM MEMÓRIAS CACHE
Agora, como consequência do Princípio da Localidade, inseriu-se uma pequena memória 
(mas bastante rápida, pois sendo pequena não teria custo alto-CACHE) entre Processador 
e Memória. Ela deve conter cópia dos dados sendo usados no momento.
O tempo de acesso agora é uma média
entre o tempo de transferência Cache-
Processador (quando ocorre um
ACERTO) e Memória Principal e Cache
(quando ocorre uma FALTA).
Ele depende da relação de acertos e
faltas.
Neste exemplo, supõe-se que a Eficiência da Cache seja
70%, ou seja, em cada 100 acessos, 70 são acertos (5
ns) e 30 são faltas (105 ns, sendo 100 para trazer o
bloco e 5 para levar o dado da cache ao processador).
TM = ((70 x 5) + (30 x 105)) / 100 = (350 + 3150) / 100 = 3500 / 100 = 35 ns
TM – tempo médio de acessos 35 << 100
Memória
Processador
100 ns
2 ns
Cache
5 ns
Mario A. Monteiro
TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORES
MARIO A. MONTEIRO
TÓPICOS AVANÇADOS EM MEMÓRIA MEMÓRIAS CACHE-ORGANIZAÇÃO
FUNCIONAMENTO BÁSICO DO ACESSO COM MEMÓRIAS CACHE
Ao longo do tempo, verificou-se, sempre considerando o Princípio
da Localidade, que a inclusão de uma outra cache melhorava o
desempenho. Isso porque a percentagem de faltas seria dividida
com a nova cache mais rápida que a MP, embora mais lenta que a
primeira cache).
Tendo agora DUAS caches, elas passaram a ser identificadas por
níveis (Level em inglês). Assim, tem-se cache L1, cache L2.
Mario A. Monteiro
TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORES
MARIO A. MONTEIRO
TÓPICOS AVANÇADOS EM MEMÓRIA
MEMÓRIAS CACHE-ORGANIZAÇÃO
FUNCIONAMENTO BÁSICO DO ACESSO COM MEMÓRIAS CACHE
Memória
Processador
Considerando ainda o mesmo exemplo, agora com DUAS caches.
A inclusão da 2ª cache, distribui os 30% de faltas entre Cache L2 e MP. Por 
exemplo, seja 20 % para cache L2 e 10 % para MP.
100 ns
2 ns
O tempo de acesso agora é uma média entre o
tempo de transferência Cache L1-Processador (5
ns), Cache L2- Cache L1 = 20 ns, sendo 15 ns da
transferência do bloco da L2 para L1 mais 5 ns para
a transferência da célula da L1 para processador e
MP – Cache L2 = 120 ns, sendo 100 ns para
transferência do bloco da MPpara L2, 15 ns do bloco
da L2 para L1 e 5 ns para transferência da célula da
L1 para processador.
Cache L1
5 ns
Cache L2
15 ns
Agora, o TM será:
TM = ((70 x 5) + (20 x 20) +(10 x 120))= (350 + 400 + 1200) / 100 = 1950 / 100 = 19,5 ns
Mario A. Monteiro
TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORES
MARIO A. MONTEIRO
TÓPICOS AVANÇADOS EM MEMÓRIA MEMÓRIAS CACHE-ORGANIZAÇÃO
FUNCIONAMENTO BÁSICO DO ACESSO COM MEMÓRIAS CACHE
DOS 3 EXEMPLOS MOSTRADOS, PODE-SE OBSERVAR O VALOR DO
TEMPO MÉDIO (TM), DECRESCENTE:
1. Apenas Processador e MP ---------------------TM = 100 ns
2. Processador –Cache-MP------------------------TM = 35 ns
3. Processador-Cache L1-Cache L2 – MP-------TM = 19,5 ns
Mario A. Monteiro
TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORES
MARIO A. MONTEIRO
TÓPICOS AVANÇADOS EM MEMÓRIA MEMÓRIAS CACHE-ORGANIZAÇÃO
FUNCIONAMENTO BÁSICO DO ACESSO COM MEMÓRIAS CACHE
A sucessão de novas memórias incluidas no sistema, cada uma delas com
capacidade, tempo e custo diferentes, mas interligadas, permitem que o sistema
se comporte como uma única memória, com características médias próximas
daquela memória ideal.
HIERARQUIA DE MEMÓRIAS
Em consequência, criou-se a
Mario A. Monteiro
TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORES
MARIO A. MONTEIRO
TÓPICOS AVANÇADOS EM MEMÓRIA MEMÓRIAS CACHE-ELEMENTOS DE PROJETO
Considere um sistema de computação que possua dois tipos de memória:
um rápido, de baixa capacidade (64 KB), com latência de 5 nseg, interligado
ao processador e outro, mais lento, de maior capacidade (512 MB), com
latência de 50 ns, interligada à memória rápida.
Calcule o tempo médio de acesso do processador, considerando um período
de 200 acessos e que o sistema tenha eficîência de 95 %.
Mario A. Monteiro
TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORES
MARIO A. MONTEIRO
TÓPICOS AVANÇADOS EM MEMÓRIA MEMÓRIAS CACHE-ELEMENTOS DE PROJETO
Considere um sistema de computação que possua um conjunto de memórias, incluindo a Cache L1,
Cache L2 e MP, sendo a Cache L1 ligada ao Processador. A Cache L1, possui 64KB de capacidade e
uma latência de 5 ns com o Processador, enquanto a Cache L2, de 1 MB de capacidade tem tempo
de transferência para a Cache L1 de 15 ns. Já a MP possui 1 GB de capacidade e tempo de
transferência para a Cache L2 de 60 ns. Sabe-se que o funcionamento do sistema de memória tem,
em média, 80% de eficiência na operação Processador-Cache L1, sendo os 20 % de Faltas,
compensado por 14 % de eficiência na relação Cache L2-Cache L1 e os restantes 6 % para o tráfego
MP-Cache L2. Nessas circunstâncias, qual deverá ser o tempo médio de transferências desse
sistema completo?
Mario A. Monteiro
TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORES
MARIO A. MONTEIRO
TÓPICOS AVANÇADOS EM MEMÓRIA MEMÓRIAS CACHE-ELEMENTOS DE PROJETO
SUMÁRIO
➢ Princípio da Localidade -Hierarquia de Memórias
➢ Endereçamento de memórias de RAM
➢ Memórias Cache
▪ Elementos de Projeto
▪ Organização e Funcionamento Básico
Mario A. Monteiro
TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORES
MARIO A. MONTEIRO
TÓPICOS AVANÇADOS EM MEMÓRIA MEMÓRIAS CACHE-ELEMENTOS DE PROJETO
❖ Mapeamento de Endereços
❖ Políticas de Substituição de Linhas
❖ Políticas de Escrita pela Cache
❖ Níveis; Tamanho de Caches; Largura de Linhas
➢ ELEMENTOS DE PROJETO DE CACHES
Mario A. Monteiro
TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORES
MARIO A. MONTEIRO
TÓPICOS AVANÇADOS EM MEMÓRIA MEMÓRIAS CACHE-ELEMENTOS DE PROJETO
Elementos de Projeto de Caches
❖ MAPEAMENTO DE ENDEREÇOS
Já foi visto que a cache é uma pequena memória (como é rápida, é
cara e seu custo só é aceitável por ser pequena), que contém cópia
de dados armazenados na memória inferior da hierarquia (MP).
Como o processador encontra um dado na 
cache de forma rápida e eficaz?
Mario A. Monteiro
TÓPICOS AVANÇADOS EM ARQUITETURA DE COMPUTADORES
MARIO A. MONTEIRO
TÓPICOS AVANÇADOS EM MEMÓRIA MEMÓRIAS CACHE-ELEMENTOS DE PROJETO
MAPEANDO O ENDEREÇO ENTRE MP E CACHE
❖MAPEAMENTO DE ENDEREÇOS
✓ Mapeamento Direto
✓ Mapeamento Associativo
✓ Mapeamento Associativo por Conjuntos
Como o processador encontraum dado na 
cache de forma rápida e eficaz?