Métodos de mitigação de gargalo de desempenho de Von Neumann

Prévia do material em texto

Métodos de mitigação de gargalo de desempenho 
de Von Neumann 
Existem vários métodos conhecidos para mitigar o gargalo de desempenho 
de Von Neumann. Por exemplo, todos os itens a seguir podem melhorar o 
desempenho: 
• fornecendo um cache entre a CPU e a memória principal 
• fornecer caches separados ou caminhos de acesso separados para 
dados e instruções 
• usando algoritmos preditores de ramificação e lógica 
• fornecer uma pilha limitada de CPU ou outra memória de rascunho no 
chip para reduzir o acesso à memória 
• implementar a CPU e a hierarquia de memória como um sistema no 
chip, proporcionando maior localidade de referência e, assim, 
reduzindo a latência e aumentando a taxa de transferência entre os 
registros do processador e a memória principal 
O problema também pode ser contornado um pouco usando a computação 
paralela, usando, por exemplo, a arquitetura de acesso não uniforme à 
memória (NUMA) - essa abordagem é comumente empregada por 
supercomputadores. É menos claro se o gargalo intelectual que Backus 
criticou mudou muito desde 1977. 
Em 1996, um estudo de benchmark de banco de dados descobriu que três em 
cada quatro ciclos de CPU eram gastos esperando pela memória. Os 
pesquisadores esperam que o aumento do número de fluxos de instrução 
simultâneos com multithreading ou multiprocessamento de chip único torne 
esse gargalo ainda pior. 
No contexto de processadores multi-core , sobrecarga adicional é necessária 
para manter a coerência do cache entre processadores e threads.