APOL LOGICA PROGRAMAVEL (3)

Prévia do material em texto

Questão 1/10 - Lógica Programável 
Registradores de deslocamento em VHDL realizam a transferência de dados, podendo 
realizar conversões de dados em formato serial e paralelo. 
Considerando o uso de vetores para descrever os dados, em um registrador de entrada 
serial e saída serial a operação que realiza o deslocamento de dados é: 
 
A divisão 
 
B subtração 
 
C multiplicação 
 
D concatenação 
 
E negação 
Questão 2/10 - Lógica Programável 
Sobre a operação do microprocessador VHDL apresentado na Aula Teórica 6. 
Dadas as seguintes sentenças: 
I – Algumas instruções são divididas em dois passos, como a instrução LDiA,n. 
II – O registrador Ir armazena a instrução que foi obtida no ciclo de escrita. 
III – Na instrução LDiA,n o primeiro passo é ler o dado do endereço formado por 
Pg&Ir[3..0] e armazenar no registrador Aux. 
IV – O registrador St é semelhante ao Pc, mas usado para sub-rotinas. 
Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta: 
 
A V, F, V, V 
 
B F, V, V, V 
 
C F, F, V, V 
 
D V, V, F, F 
 
E V, F, F, V 
Questão 3/10 - Lógica Programável 
O NIOS II é o processador software core da Altera. 
O nome do seu barramento interno que interliga todos os seus componentes é: 
 
A Altera Switch Fabric 
 
B Quartus Switch Fabric 
 
C Avalon Switch Fabric 
 
D Avalon Switch Industry 
 
E Altera Switch Industry 
Questão 4/10 - Lógica Programável 
É possível implementar em VHDL a geração de estímulos para a realização de teste 
independente da ferramenta de simulação. 
Para gerar sinais aleatórios como estímulos em região de código sequencial utiliza-se o 
comando: 
 
A UNTIL 
 
B WAIT 
Questão 5/10 - Lógica Programável 
Para a realização de testes em VHDL é possível gerar formas de onda para estimular 
uma entidade. 
Os estímulos de teste são armazenados em um vetor declarado como constante cujos 
elementos são do tipo: 
 
A ARRAY 
 
B VECTOR 
 
C COMPOSITE 
 
D RECORD 
 
E SCALAR 
Questão 6/10 - Lógica Programável 
Sobre geradores de sinais em VHDL: 
I – Um gerador de sinal arbitrário com máquina de estados necessita de 2 processos 
(PROCESS) para sua implementação em código sequencial. 
II – Um gerador de sinal arbitrário sem máquina de estados é implementado em código 
concorrente. 
III – Um monoestável carrega um contador decrescente que mantém a saída em nível 
alto enquanto o contador não chega em zero. 
Está(ão) correta(s) apenas: 
 
A I e II 
 
B I e III 
 
C II e III 
 
D II 
 
E III 
Questão 7/10 - Lógica Programável 
A memória RAM permite escrita e leitura e sua implementação em VHDL se dá em 
código sequencial. 
Na entidade de uma memória RAM bidirecional o modo que é usado para declarar o seu 
barramento de dados é: 
 
A IN 
 
B OUT 
 
C BIDIR 
 
D INOUT 
 
E BUFFER 
Questão 8/10 - Lógica Programável 
Sobre o conjunto de instruções do microprocessador VHDL apresentado na Aula 
Teórica 6. 
A instrução de carga direta do Acumulador (LDdA,n) é executada por meio da leitura 
do dado em hexadecimal 10 apontado por Pc, fazendo o armazenamento no registrador 
Acc do valor que está no endereço de memória apontado por: 
 
D [Pg&0] 
 
E [[Pg&0]] 
Questão 9/10 - Lógica Programável 
Os IP cores são blocos de hardware que executam tarefas específicas. 
A tecnologia que possibilita projetar dispositivos FPGA com memória, elementos 
lógicos e um processador IP core em sua arquitetura interna é chamada de: 
 
A SOC 
 
B SOPC 
 
C SO 
 
D ARM 
 
E RISC 
Questão 10/10 - Lógica Programável 
Os dados armazenados na memória ROM em VHDL são definidos na arquitetura da 
entidade na região de declarações, antes da palavra reservada BEGIN. 
A classe de objetos utilizada para definir o número de endereços e armazenar os dados 
na memória ROM é: 
 
A VARIABLE 
 
B CONSTANT 
 
C GENERIC 
 
D SIGNAL 
 
E FILE