Aula 12 - Exercício

Prévia do material em texto

UNIVERSIDADE FEDERAL DO ESPÍRITO SANTO 
CENTRO TECNOLÓGICO 
DEPARTAMENTO DE ENGENHARIA ELÉTRICA 
Circuitos Lógicos 
Aula 12. Exercício 
 
Nome:__________________________________________ Turma: ___ Data:___________ 
 
Exercício 1. Um sistema verificador de 
senhas é baseado em 3 dígitos 
decimais. Projete o diagrama de 
bolhas de uma FSM que desative uma 
tranca solenóide (S=1) toda vez que se 
detectar a sequência correta. 
Considere que o sinal N indica ao 
sistema a entrada de uma nova tecla. 
O dígito decimal inserido pelo usuário 
em um teclado numérico será 
comparado com o valor do 
correspondente dígito da senha por 
um circuito externo. O sinal D indicará, com nível lógico 1, a entrada de um dígito correto. 
O usuário pode realizar 2 tentativas para acertar o código de três dígitos. Após a segunda 
tentativa errada, o sistema deve ir a um estado ser travado (não aceitando mais entrada de 
dígitos) devendo soar um alarme (A) por 2 segundos. Finalizado esse tempo o usuário terá, 
novamente, outras duas tentativas. Em cada tentativa, somente deve-se considerar a entrada 
como incorreta após a entrada dos 3 dígitos correspondentes. 
Para controlar o tempo, dispõe-se de um contador de 2 segundos com os seguintes sinais: c_ST 
para iniciar a contagem (não deverá ser mantido em 1 para contar), c_CL para limpar o valor do 
contador (zerar) e c_TC que indica o final de contagem.