cap5

Prévia do material em texto

Nível de arquitetura do conjunto 
de instrução
Capítulo
5
© 2007 by Pearson Education
Nível ISA
O nível ISA é a interface entre os compiladores e o hardware.
© 2007 by Pearson Education
Modelo de Memória
	Palavra de 8 bytes em memória little-endian. (a) Alinhada. (b) Não alinhada. Algumas máquinas requerem que palavras na memória sejam alinhadas.
© 2007 by Pearson Education
Visão geral do nível ISA do Pentium 4
Registradores primários
do Pentium 4.
© 2007 by Pearson Education
Visão geral do nível ISA
da UltraSPARC III (1)
Registradores gerais da UltraSPARC III.
© 2007 by Pearson Education
Operação das janelas de registrador da UltraSPARC III.
Visão geral do nível ISA
da UltraSPARC III (2)
© 2007 by Pearson Education
Visão geral do nível ISA do 8051
(a) Organização de memória em chip para o 8051. 
(b) Principais registradores do 8051.
© 2007 by Pearson Education
Tipos de dados do Pentium 4
Tipos de dados numéricos do Pentium 4. Os tipos suportados
estão marcados com x.
© 2007 by Pearson Education
Tipos de dados da UltraSPARC III
Tipos de dados numéricos da UltraSPARC III. Os tipos suportados
estão marcados com x.
© 2007 by Pearson Education
Tipos de dados do 8051
Tipos de dados numéricos do 8051. Os tipos suportados
estão marcados com x.
© 2007 by Pearson Education
Formatos de Instrução (1)
Quatro formatos comuns de instrução: 
(a) Instrução sem endereço. (c) Instrução com dois endereços. 
(b) Instrução com um endereço. (d) Instrução com três endereços.
© 2007 by Pearson Education
Formatos de Instruções (2)
Algumas relações possíveis entre comprimento
de instrução e de palavra.
© 2007 by Pearson Education
Expansão de Opcodes (1)
Instrução com um opcode de 4 bits e três campos de endereço
 de 4 bits cada.
© 2007 by Pearson Education
Expansão de Opcodes (2)
Expansão de opcode que permite 15 instruções de três endereços, 14 instruções de dois endereços, 31 instruções de um endereço, e 16 instruções sem endereço. Os campos marcados com xxxx, yyyy e zzzz são campos de endereço de 4 bits.
© 2007 by Pearson Education
Formatos das instruções do Pentium 4 
Formatos de instrução do Pentium 4.
© 2007 by Pearson Education
Formatos de instrução da UltraSPARC III
Os formatos originais de instrução da SPARC.
© 2007 by Pearson Education
Formatos de instrução do 8051
Formatos de instrução do 8051.
© 2007 by Pearson Education
Endereçamento
Instrução imediata para carregar 4 no registrador 1.
Endereçamento indireto de registrador: um programa genérico em linguagem
de montagem para calcular a soma dos elementos de um vetor.
© 2007 by Pearson Education
Endereçamento Indexado (1)
Programa genérico em linguagem de montagem para calcular
a operação OR de Ai AND Bi para dois vetores de 1024 elementos.
© 2007 by Pearson Education
Endereçamento Indexado (2)
Possível representação de MOV R4, A (R2).
© 2007 by Pearson Education
Notação Polonesa Invertida (1)
	Cada vagão ferroviário representa um símbolo na fórmula a ser convertida de notação infixa para notação polonesa invertida.
© 2007 by Pearson Education
Notação Polonesa Invertida (2)
Tabela de decisão usada pelo algoritmo de conversão
da notação infixa para a notação polonesa invertida.
© 2007 by Pearson Education
 Alguns exemplos de expressões infixas e seus equivalentes em notação polonesa invertida.
Notação Polonesa Invertida (3)
Infixa
Notação polonesa invertida 
© 2007 by Pearson Education
Avaliação de fórmulas em
notação polonesa invertida
Utilização de uma pilha para avaliar uma fórmula
em notação polonesa invertida.
© 2007 by Pearson Education
Ortogonalidade de Opcodes e modos de endereçamento (1)
Projeto simples para formatos de instrução
de uma máquina de três endereços.
© 2007 by Pearson Education
Projeto simples para os formatos de instrução
de uma máquina de três endereços.
Ortogonalidade de Opcodes e modos de endereçamento (2)
© 2007 by Pearson Education
Modos de endereçamento
do Pentium 4 (1)
Modos de endereçamento de 32 bits do Pentium 4.
M[x] é a palavra de memória em x.
© 2007 by Pearson Education
Acesso a a[i].
Modos de endereçamento
do Pentium 4 (2)
© 2007 by Pearson Education
Discussão dos modos
de endereçamento
Comparação entre os modos de endereçamento.
© 2007 by Pearson Education
Controle de laço
(a) Laço do tipo “teste no final”. 
 (b) Laço do tipo “teste no início”.
© 2007 by Pearson Education
Entrada/Saída (1)
Registradores de dispositivo para um terminal simples.
© 2007 by Pearson Education
Entrada/Saída (2)
Exemplo de E/S programada.
© 2007 by Pearson Education
Entrada/Saída (3)
Sistema com controlador de DMA.
© 2007 by Pearson Education
Instruções do Pentium 4 (1)
Uma seleção de instruções
de inteiros do Pentium 4.
© 2007 by Pearson Education
Instruções da UltraSPARC III (1)
Instruções de inteiros da
UltraSPARC III primária.
© 2007 by Pearson Education
Instruções do 8051 (1)
Conjunto de instruções do 8051.
© 2007 by Pearson Education
Instruções do 8051 (2)
Conjunto de instruções do 8051.
© 2007 by Pearson Education
Conjunto de instruções do 8051.
Instruções do 8051 (3)
© 2007 by Pearson Education
Conjunto de instruções do 8051.
Instruções do 8051 (4)
© 2007 by Pearson Education
Conjunto de instruções do 8051.
Instruções do 8051 (5)
© 2007 by Pearson Education
Fluxo de controle seqüencial e desvios
Contador de programa como função do tempo (ajustada).
(a) Sem desvios. (b) Com desvios.
© 2007 by Pearson Education
Procedimentos Recursivos (1)
Configuração inicial para o problema Torres de Hanói para cinco discos.
© 2007 by Pearson Education
Procedimentos recursivos (2)
Etapas requeridas para resolver o problema Torres de Hanói para três discos.
© 2007 by Pearson Education
Procedimentos Recursivos (3)
Etapas requeridas para resolver o problema Torres de Hanói para três discos.
© 2007 by Pearson Education
Procedimentos Recursivos (4)
Procedimento para resolver o problema Torres de Hanói.
© 2007 by Pearson Education
Procedimentos Recursivos (5)
Pilha em diversos pontos durante a execução da rotina do slide anterior.
© 2007 by Pearson Education
Co-rotinas (1)
Quando um procedimento é chamado, a sua execução sempre começa na primeira declaração do procedimento.
© 2007 by Pearson Education
Co-rotinas (2)
Quando uma co-rotina é reiniciada, sua execução começa na primeira
declaração não executada na última chamada, e não no princípio.
© 2007 by Pearson Education
Interrupções
Exemplo de seqüência temporal de várias interrupções.
© 2007 by Pearson Education
Torres de Hanói em linguagem de montagem do Pentium 4 (1)
Torres de Hanói para Pentium 4.
© 2007 by Pearson Education
Torres de Hanói para Pentium 4.
Torres de Hanói em linguagem de montagem do Pentium 4 (2)
© 2007 by Pearson Education
Torres de Hanói em linguagem de montagem do Pentium 4 (3)
Torres de Hanói para Pentium 4.
© 2007 by Pearson Education
Torres de Hanói em linguagem de montagem UltraSPARC III (1)
Torres de Hanói para UltraSPARC III.
© 2007 by Pearson Education
Torres de Hanói em linguagem de montagem UltraSPARC III (2)
Torres de Hanói para UltraSPARC III.
© 2007 by Pearson Education
Reduzindo Referencias à Memória
Registradores do Itanium 2.
© 2007 by Pearson Education
Escalonamento de Instruções 
O pacote IA-64 contém três instruções.
© 2007 by Pearson Education
Reduzindo Desvios Condicionais: Predicação (1)
(a) Declaração if. 
(b) Código genérico de montagem para (a). 
(c) Instrução condicional.
© 2007 by Pearson Education
(a) Declaração if. 
(b) Código genérico de montagem para (a). 
(c) Execução condicional.
Reduzindo Desvios Condicionais: Predicação (2)
© 2007 by Pearson EducationReduzindo Desvios Condicionais: Predicação (3)
(a) Declaração if. 
(b) Código genérico de montagem para (a). 
(c) Execução predicada.
© 2007 by Pearson Education