Estudo de Amplificadores e Inversores Lógicos

Prévia do material em texto

1 
 
Universidade Federal de Santa Catarina 
Departamento de Engenharia Elétrica 
Eletrônica Básica 
 
Laboratório 11 
 
 
Objetivos 
 
 Estudo de amplificadores e inversores lógicos utilizando transistores de efeito de campo 
MOS. 
 
Pré-Relatório 
 
1. Apresente a curva Vi × Vo para o circuito da Figura 1 (em papel milimetrado), utilizando 
R = 3,3 kΩ e VDD = 12 V. Resolva graficamente, obtendo os pontos desejados através do 
cruzamento da reta de carga com a curva do transistor canal N (Figuras 4 e 5), para 
0 ≤ Vi ≤ 12 V (extrapole as curvas se necessário). Indique no gráfico as posições dos 
pontos da tabela a seguir. 
 
 A B C D E F 
Vi 1 V 2 V 3 V 4 V 5 V 6 V 
Vo 
 G H I J L M 
Vi 7 V 8 V 9 V 10 V 11 V 12 V 
Vo 
 
 
 
 
 
 
 
 
 
 
 
 
 
Figura 1. Amplificador com carga passiva. 
 +VDD 
2 
 
2. Apresente a curva Vi × Vo para o circuito da Figura 2 (no mesmo papel milimetrado 
utilizado no item 1), utilizando VBIAS = 6 V (VGS = -6 V). Resolva graficamente através do 
cruzamento das curvas dos dois transistores (Figuras 5 e 6), para 1 ≤ Vi ≤ 12 V (extrapole 
as curvas se necessário). Indique no gráfico as posições dos pontos da tabela a seguir. 
 
 A B C D E F 
Vi 1 V 2 V 3 V 4 V 5 V 6 V 
Vo 
 G H I J L M 
Vi 7 V 8 V 9 V 10 V 11 V 12 V 
Vo 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Figura 2. Amplificador com carga ativa. 
 
3. Apresente a curva Vi × Vo para o circuito da Figura 3 (no mesmo papel milimetrado dos 
itens 1 e 2). Resolva graficamente através do cruzamento das curvas dos dois transistores 
(Figura 6) para 0 ≤ Vi ≤ 10 V (extrapole as curvas se necessário). Indique no gráfico as 
posições dos pontos da tabela a seguir. 
 
 A B C D E F 
Vi 1 V 2 V 3 V 4 V 5 V 6 V 
Vo 
 G H I J L M 
Vi 7 V 8 V 9 V 10 V 11 V 12 V 
Vo 
 
Obs.: As curvas dos transistores foram obtidas através do traçador de curvas HP 4156. 
+VDD 
3 
 
 
 
 
 
 
 
 
 
 
 
 
 
Figura 3. Inversor CMOS. 
 
Laboratório 
 
1. Monte o circuito da Figura 1 com R = 3,3 kΩ e o MOSFET MC14007UB. Observe, 
preencha a tabela a seguir e trace sobre o gráfico teórico (papel milimetrado) a curva 
experimental de Vi × Vo. Utilize para Vi uma tensão senoidal de freqüência de 100 Hz, 
com valor médio de 6 V e valor pico-a-pico de 12 V (0 ≤Vi ≤ 12 V) ou até o limite que o 
gerador de função permitir. Em seguida, ajustando simultaneamente o valor médio da 
tensão de entrada e o valor pico a pico, meça o ganho de pequenos sinais na porção da 
curva onde o ganho é máximo. Verifique no modo X-Y a faixa de tensão de entrada para 
manutenção de uma característica de transferência aproximadamente linear. 
 
Obs.: Não deixe os pinos 7 (VSS) e 14 VDD em aberto. Conecte-os nos fontes dos 
respectivos transistores (VSB = 0). Pino 7 ligado ao terra e pino 14 ligado ao 12 V. 
 
 A B C D E F 
Vi 1 V 2 V 3 V 4 V 5 V 6 V 
Vo 
 G H I J L M 
Vi 7 V 8 V 9 V 10 V 11 V 12 V 
Vo 
 
Ganho máximo Faixa de tensão linear (Vi) 
 
 
 
 
 
+VDD 
4 
 
2. Monte o circuito da Figura 2 com o MOSFET MC14007UB. Utilize VBIAS = 6 V (VGS = -
6 V). Observe, preencha a tabela e trace sobre o gráfico teórico a curva experimental de 
Vi × Vo. Utilize para Vi uma tensão senoidal de freqüência de 100 Hz, com valor médio de 
6 V e valor pico-a-pico de 12 V (0 ≤Vi ≤ 12 V) ou até o limite que o gerador de função 
permitir. Em seguida, meça o ganho de pequenos sinais na porção da curva onde o ganho 
é máximo. Verifique no modo X-Y a faixa de tensão de entrada para manutenção de uma 
característica de transferência aproximadamente linear. 
 
 A B C D E F 
Vi 1 V 2 V 3 V 4 V 5 V 6 V 
Vo 
 G H I J L M 
Vi 7 V 8 V 9 V 10 V 11 V 12 V 
Vo 
 
Ganho máximo Faixa de tensão linear (Vi) 
 
 
 
 
 
3. Monte o circuito da Figura 3 com o MOSFET MC14007UB. Observe e trace sobre o 
gráfico teórico a curva experimental de Vi × Vo. Utilize para Vi uma tensão senoidal de 
freqüência de 100 Hz, com valor médio de 6 V e valor pico-a-pico de 12 V (0 ≤Vi ≤ 12 V) 
ou até o limite onde o gerador de função permitir. Em seguida, meça o ganho de pequenos 
sinais na porção da curva onde o ganho é máximo. 
 
 A B C D E F 
Vi 1 V 2 V 3 V 4 V 5 V 6 V 
Vo 
 G H I J L M 
Vi 7 V 8 V 9 V 10 V 11 V 12 V 
Vo 
 
Ganho máximo Faixa de tensão linear (Vi) 
 
 
 
 
 
5 
 
 
Figura 4. Características de saída ID × VD para VG constante, MC104007UB. 
6 
 
 
Figura 5. Características de saída ID × VD para VG constante. MOS canal N (VG à direita) e canal P (VG = -6 à esquerda), MC104007UB. 
7 
 
 
Figura 6. Características de saída ID × VD para VG constante. MOS canal N (VG à direita) e canal P (VG à esquerda), MC104007UB.