SD-11

Prévia do material em texto

CIRCUITOS LÓGICOS
FLIP-FLOP
Universidade Federal de Goiás
Escola de Engenharia Elétrica e de Computação
Curso de Engenharia da Computação
Profa. Karina Rocha G. da Silva
karinarg@eee.ufg.br
http://www.ufg.br/~karinarg
Agradecimentos à Pearson Education pela disponibilização das figuras do livro: Sistemas Digitais princípios e 
aplicações
2
Geração do sinal de clock no FF
� Inversor introduz atraso
� Atraso de CLK gera um pulso estreito
2
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Flip-Flop J-K com clock
� As entradas J e K controlam a entrada da mesma 
forma que S e R
� Diferença J = K = 1 é um estado válido, não é 
ambíguo
3
ambíguo
� Nessa condição, o FF sempre muda para o estado 
oposto na borda de subida do clock (toggle mode)
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Flip-Flop J-K com clock
4
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Flip-Flop J-K com clock
� Flip-Flop J-K disparado pela borda negativa do 
clock
5
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Flip-Flop J-K com clock
� Circuito interno de um Flip-Flop J-K
6
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Flip-Flop D com clock
� Ao contrário do Flip-Flop J-K e S-R ele tem apenas 
uma entrada de controle síncrona
� A saída Q terá o mesmo valor da entrada D na 
borda de subida do clock
7
borda de subida do clock
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Flip-Flop D com clock
8
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Flip-Flop D com clock
� Implementação de um flip-flop D
9
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Transferência de dados em 
paralelo
� Flip-flop D apresenta na saída Q o mesmo valor 
que na entrada D
� Essa atribuição é somente em intervalos 
determinados
10
determinados
� Vide forma de onda
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Transferência de dados em 
paralelo
� Transferência paralela
11
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Exercícios
� Um determinado FF com clock tem os seguintes 
valores mínimos: ts = 20ns e th = 5 ns. Durante 
quanto tempo as entradas de controle devem 
permanecer estáveis antes da transição ativa do 
clock?
12
clock?
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Exercícios
� Aplique as seguintes formas de onda no FF abaixo 
e determine a saída para os flip flops JK e SR
13
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Exercícios
� Aplique a forma de onda para o FF e determine a 
saída para os flip flops JK e SR
14
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Latch D (Latch transparente)
� Caso o detector de borda enable for zero, tanto 
faz a entrada D
15
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Latch D (Latch transparente)
� Determine a forma de onda resultante
16
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Entradas assíncronas
� Para os ff estudados até agora:
� S, R, J, K e D são denominadas entradas de controle
� Também denominadas entradas síncronas, seu efeito é 
sincronizado com um clock
17
� Maioria dos FFs com clock também possuem 
entradas assíncronas
�Operam independente das entradas síncronas e dos 
clocks
� Essas entradas podem colocar o FF em 1 e 0 
independente das outras entradas
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
Entradas assíncronas
� Entradas assíncronas são entradas de sobreposição
� Entradas assíncronas: PRESET e CLEAR
18
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
19
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás
20
01/10/2011Profa. Dra. Karina Rocha G. da Silva - Universidade Federal de Goiás