Questões de Lógica VHDL

Prévia do material em texto

Questão 1/10 Lógica Programável Todas as classes de objetos em VHDL devem ser declaradas segundo um tipo definido. Os 2 tipos do padrão IEEE 1164, que podem assumir 9 valores, são: Nota: 10.0 A BIT e BIT_VECTOR STRING e BIT_VECTOR C STD_LOGIC e BIT_VECTOR D STD_LOGIC e STD_LOGIC_VECTOR Você assinalou essa alternativa (D) Você acertou! Rota2 Tema2 E BIT e STD_LOGIC_VECTOR Questão 2/10 Lógica Programável Para iniciar um código em VHDL, primeiramente especificam-se as bibliotecas e pacotes, se necessário, e em seguida define-se a entidade de projeto. Com a palavra-chave da linguagem PORT definem-se as portas, cujos 4 modos possíveis são: Nota: 10.0 A IN, OUT, INOUT, USER B IN, OUT, BUFFER, RTL C IN, OUT, INOUT, BUFFER Você assinalou essa alternativa (C) Você acertou! Rota2 - Tema1 D INOUT, OUT, BUFFER, WORK E IN, INOUT, OUT, STDQuestão 3/10 Lógica Programável Nas regiões de código sequencial em VHDL a ordem das linhas é importante para 0 resultado da funcionalidade implementada. Os comandos sequenciais ficam em 3 regiões de código específicas, que são: Nota: 10.0 A PROCESS, FUNCTION, COMPONENT PROCESS, PACKAGE, PROCEDURE C PROCESS, FUNCTION, PROCEDURE Você assinalou essa alternativa (C) Você acertou! Rota2 - Tema4 D FUNCTION, PROCEDURE, BLOCK E FUNCTION, PROCESS, MAP Questão 4/10 Lógica Programável A primeira estrutura básica de um dispositivo de lógica programável possuía tanto plano AND como 0 plano OR configuráveis. Esta estrutura é chamada de: Nota: 10.0 A PAL B LAP C PLA Você assinalou essa alternativa (C) Você acertou! Aula 1 Tema 1 D ALP E LPAQuestão 5/10 - Lógica Programável Ler em alta Um componente em VHDL é uma entidade de projeto empregada na arquitetura de outra entidade. Primeiramente 0 componente deve ser declarado, podendo ser no corpo da arquitetura antes da palavra reservada BEGIN. Para chamar 0 componente na região operacional da arquitetura (após a palavra reservada BEGIN), 0 comando que estabelece a conexão entre as portas da entidade de projeto com as portas da entidade do componente é: Nota: 10.0 A COMPONENT B PORT C PORT MAP Você assinalou essa alternativa (C) Você acertou! Rota3 Tema1 D FUNCTION E SIGNAL Questão 6/10 Lógica Programável A configuração em VHDL estabelece 0 elo entre a declaração de um componente e uma entidade de projeto. É necessário utilizar a configuração quando componente possui uma entidade com: Nota: 10.0 A vários pacotes várias constantes C vários mapeamentos de portas D várias arquiteturas Você assinalou essa alternativa (D) Você acertou! Rota3 - Tema2 E várias bibliotecasQuestão 7/10 Lógica Programável A ferramenta de Software Altera Quartus é utilizada para 0 desenvolvimento de projetos de lógica programável. Um dos processos de compilação que já permite simular 0 projeto é chamado Analysis & Synthesis, também chamado compilação parcial, que compreende as seguintes etapas: Nota: 10.0 A Otimização lógica e montagem B Posicionamento e roteamento Otimização lógica e mapeamento da tecnologia Você assinalou essa alternativa (C) Você acertou! Aula 1 Tema 4 D Análise de temporização e otimização lógica E Roteamento e montagem Questão 8/10 Lógica Programável FPGA modelo EP2C5T144C8N é da família Cyclone da Altera. Seu kit de desenvolvimento permite a prototipagem e teste de projetos. A sua programação se dá por meio da porta USB do computador, sendo que no kit a conexão utilizada é chamada de: Nota: 10.0 A USB-B ASP C RS232 D SPI E JTAG Você assinalou essa alternativa (E) Você acertou! Aula 1 Tema 5Questão 9/10 Lógica Programável L código VHDL que descreve a operação de um circuito é, a princípio, executado de forma concorrente. Isto significa que em uma região de código concorrente a ordem das linhas não deve interferir no resultado. Existem 3 comandos do VHDL específicos para regiões de código concorrente, são eles: Nota: 10.0 A WHEN, GENERATE, CASE B WHEN, GENERATE, BLOCK Você assinalou essa alternativa (B) Você acertou! Rota2 Tema3 WAIT, BLOCK D WHEN, GENERATE, LOOP E WHEN, CASE, BLOCK Questão 10/10 Lógica Programável Os registradores em VHDL são implementados em região de código sequencial dentro de uma estrutura PROCESS. No caso de um registrador sensível a borda, caso dos flip-flops, 0 código VHDL que identifica uma borda de descida na entrada de clock é: Nota: 10.0 A IF (ck'EVENT AND ck = '1') B IF (ck'EVENT AND ck = '0') Você assinalou essa alternativa (B) Você acertou! Rota3 - Tema3 C IF (NOT ck'STABLE AND ck = '1') D IF (ck = '0') E IF (ck'STABLE AND ck = '0')Questão 1/10 Lógica Programável A linguagem VHDL permite a implementação de subprogramas. Dadas as seguintes sentenças: - Os subprogramas compreendem uma região de código sequencial. - Os subprogramas podem ser chamados tanto em regiões de código concorrente quanto em regiões de código sequencial. III - A função permite retornar um ou mais valores. IV No procedimento comando RETURN é obrigatório. Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta: Nota: 10.0 A F,V,F,V B V,F,V,V F,V,V,V D V,F,V,F E Você assinalou essa alternativa (E) Você acertou! Rota2 - Tema5Questão 2/10 Lógica Programável A linguagem HDL permite descrever circuitos digitais. A linguagem de descrição de hardware difere das linguagens de programação de software, pois inclui um meio de descrever: Nota: 0.0 A a tensão de nível alto e a corrente de entrada 0 tempo de propagação e a capacidade de corrente Você assinalou essa alternativa (B) tempo de propagação e a intensidade de sinais Aula 1 - Tema 3 D a tensão de alimentação e a intensidade de sinais E a capacitância das portas e a intensidade de sinais Questão 1/10 Lógica Programável Os dispositivos CPLDs são uma evolução dos SPLDs. A estrutura mais básica de um CPLD corresponde à um elemento PAL (ou GAL) associado a circuitos adicionais em sua saída, incluindo um registrador e multiplexadores. Esta estrutura é chamada de: Nota: 10.0 A Microcélula Macrocélula Você assinalou essa alternativa (B) Você acertou! Aula Tema 2 C LUT D LE E PIAQuestão 3/10 Lógica Programável A configuração em VHDL estabelece 0 elo entre a declaração de um componente e uma entidade de projeto. É necessário utilizar a configuração quando o componente possui uma entidade com: Nota: 10.0 A vários pacotes várias constantes C vários mapeamentos de portas D várias arquiteturas Você assinalou essa alternativa (D) Você acertou! Rota3 - Tema2 E várias bibliotecas Questão 4/10 Lógica Programável A linguagem HDL permite descrever circuitos digitais. A linguagem de descrição de hardware difere das linguagens de programação de software, pois inclui um meio de descrever: Nota: 10.0 A a tensão de nível alto e a corrente de entrada 0 tempo de propagação e a capacidade de corrente C tempo de propagação e a intensidade de sinais Você assinalou essa alternativa (C) Você acertou! Aula 1 - Tema 3 D a tensão de alimentação e a intensidade de sinais E a capacitância das portas e a intensidade de sinais