Prova Objetiva Lógica Programável

Prévia do material em texto

Disciplina(s): Lógica Programável 
Questão 1/12 - Lógica Programável 
Nas regiões de código sequencial em VHDL a ordem das linhas é importante para o resultado da 
funcionalidade implementada. 
Os comandos sequenciais ficam em 3 regiões de código específicas, que são: 
 A PROCESS, FUNCTION, COMPONENT 
 B PROCESS, PACKAGE, PROCEDURE 
 C 
PROCESS, FUNCTION, PROCEDURE 
Você assinalou essa alternativa (C) 
 D FUNCTION, PROCEDURE, BLOCK 
 E FUNCTION, PROCESS, MAP 
 
Questão 2/12 - Lógica Programável 
Para implementar uma ULA em VHDL por meio de codificação sequencial podem ser utilizadas descrições 
com e sem aninhamento. 
As duas estruturas que podem ser utilizadas em ambos os casos são: 
 A IF ELSE e DO WHILE 
 B WITH SELECT e CASE WHEN 
 C IF ELSE e FOR LOOP 
 D 
IF ELSE e CASE WHEN 
Você assinalou essa alternativa (D) 
 E IF ELSE e WITH SELECT 
 
Questão 3/12 - Lógica Programável 
Sobre a operação do microprocessador VHDL apresentado na Aula Teórica 6. 
Dadas as seguintes sentenças: 
I – Algumas instruções são divididas em dois passos, como a instrução LDiA,n. 
II – O registrador Ir armazena a instrução que foi obtida no ciclo de escrita. 
III – Na instrução LDiA,n o primeiro passo é ler o dado do endereço formado por Pg&Ir[3..0] e armazenar 
no registrador Aux. 
IV – O registrador St é semelhante ao Pc, mas usado para sub-rotinas. 
Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta: 
 A 
V, F, V, V 
Você assinalou essa alternativa (A) 
 B F, V, V, V 
 C F, F, V, V 
 D V, V, F, F 
 E V, F, F, V 
 
adils
Oval
adils
Oval
adils
Oval
Questão 4/12 - Lógica Programável 
A implementação em VHDL de acesso a arquivos de texto utiliza o pacote TEXTIO. 
Os tipos usados para: 
1 – Declarar um arquivo texto. 
2 – Declarar uma variável para realizar a leitura ou escrita no arquivo texto. 
São, respectivamente: 
 A STRING e CHARACTER 
 B 
TEXT e LINE 
Você assinalou essa alternativa (B) 
 C TEXT e CHARACTER 
 D STRING e LINE 
 E FILE e LINE 
 
Questão 5/12 - Lógica Programável 
 A entidade de projeto (design entity) é composta de duas partes, a primeira é a declaração da entidade e a 
segunda é a sua arquitetura. 
As palavras-chave da linguagem VHDL empregadas na criação de uma estrutura mínima para a declaração 
da entidade, na ordem em que se apresentam, são: 
 A ENTITY, OF, IS, END 
 B 
ENTITY, IS, PORT, END 
 
Você assinalou essa alternativa (B) 
 C ENTITY, OF, PORT, END 
 D ENTITY, BEGIN, PORT, END 
 E ENTITY, BEGIN, IS, PORT 
 
Questão 6/12 - Lógica Programável 
Uma máquina de estados controla eventos. O padrão de contagem não necessariamente é uma sequência. 
Em VHDL a estrutura sequencial que define a transição de estados é: 
 A IF / ELSE 
 B 
CASE/WHEN 
Você assinalou essa alternativa (B) 
 C FOR / LOOP 
 D WITH / SELECT 
 E WAIT / UNTIL 
 
Questão 7/12 - Lógica Programável 
Atributos em VHDL são informações adicionais associadas a sinais, vetores e tipos. 
A alternativa que contém apenas os atributos de sinais é: 
 A ACTIVE, QUIET, INTEGER e STABLE 
 B ACTIVE, SIGNED, EVENT e STABLE 
 C 
ACTIVE, QUIET, EVENT e STABLE 
Você assinalou essa alternativa (C) 
 D ACTIVE, QUIET, LOGIC e STABLE 
 E ACTIVE, QUIET, EVENT e WEAK 
adils
Oval
adils
Oval
adils
Oval
adils
Oval
 
Questão 8/12 - Lógica Programável 
 Dada a tela de simulação de um gerador de sinal do tipo monoestável a seguir. 
 
Considerando as sentenças sobre a análise da operação desse sistema implementado em VHDL: 
I – A saída é ativada apenas na borda de descida do clock quando o trigger está ativado. 
II – Eventos de trigger durante a contagem são ignorados. 
III – Utiliza uma abordagem não redisparável. 
Está(ão) correta(s) apenas: 
Você não pontuou essa questão 
 A I e II 
 B 
I e III 
Você assinalou essa alternativa (B) 
 C II e III 
 D II 
 E III 
 
Questão 9/12 - Lógica Programável 
Um componente em VHDL é uma entidade de projeto empregada na arquitetura de outra entidade. 
Primeiramente o componente deve ser declarado, podendo ser no corpo da arquitetura antes da palavra 
reservada BEGIN. Para chamar o componente na região operacional da arquitetura (após a palavra reservada 
BEGIN), o comando que estabelece a conexão entre as portas da entidade de projeto com as portas da 
entidade do componente é: 
 A COMPONENT 
 B PORT 
 C 
PORT MAP 
Você assinalou essa alternativa (C) 
 D FUNCTION 
 E SIGNAL 
 
 
 
 
 
 
 
 
 
adils
Oval
adils
Máquina de escrever
*Essa questão está pendente de resposta*
Questão 10/12 - Lógica Programável 
Contadores em VHDL podem ser implementados utilizando máquina de estados ou utilizando estrutura IF / 
ELSE sem máquina de estados, sempre utilizando uma entrada de clock ativo por borda de subida ou 
descida. 
No caso do contador utilizando estrutura IF / ELSE sem máquina de estados e que permite carregar um valor 
inicial de contagem, no que diz respeito ao sincronismo com o sinal de clock, o reset é __________ e a carga 
de dados é ____________. 
A opção abaixo que completa corretamente os espaços na ordem em que se apresentam é: 
 A síncrono ; paralela síncrona 
 B assíncrono ; paralela assíncrona 
 C 
assíncrono; paralela síncrona 
Você assinalou essa alternativa (C) 
 D síncrono ; serial síncrona 
 E assíncrono ; serial síncrona 
 
Questão 11/12 - Lógica Programável (questão opcional) 
Os arquivos em VHDL permitem a troca de dados entre uma entidade e o mundo exterior. 
Dadas as seguintes sentenças sobre arquivos: 
I – As operações com arquivos não são sintetizáveis. 
II – O arquivo é sempre declarado como um tipo, iniciando com a palavra-chave TYPE. 
III – Um arquivo binário pode ser fechado apenas por meio do procedimento FILE_CLOSE. 
IV – Os arquivos de texto são de execução mais rápida em relação aos arquivos binários. 
Quanto à veracidade dessas sentenças, marque a alternativa correta: 
 A V, F, V, V 
 B F, V, V, V 
 C F, F, V, V 
 D 
V, V, F, F 
Você assinalou essa alternativa (D) 
 E V, F, F, V 
 
Questão 12/12 - Lógica Programável (questão opcional) 
Para iniciar um código em VHDL, primeiramente especificam-se as bibliotecas e pacotes, se necessário, e 
em seguida define-se a entidade de projeto. 
Com a palavra-chave da linguagem PORT definem-se as portas, cujos 4 modos possíveis são: 
 A IN, OUT, INOUT, USER 
 B IN, OUT, BUFFER, RTL 
 C 
IN, OUT, INOUT, BUFFER 
Você assinalou essa alternativa (C) 
 D INOUT, OUT, BUFFER, WORK 
 E IN, INOUT, OUT, STD 
 
adils
Oval
adils
Oval
adils
Oval