Revisão Prova AVA FUNEC

Prévia do material em texto

28/04/2025, 20:20 PROVA: Revisão da tentativa AVA FUNEC Situação Finalizada Iniciado segunda-feira, 28 abr. 2025, 19:48 Concluído segunda-feira, 28 abr. 2025, 20:20 Duração 32 minutos 15 segundos Nota 48,00 de um máximo de 60,00(80%) Questão 1 Completo Atingiu 3,00 de 3,00 Analise o circuito a seguir e marque a opção que representa corretamente a nova situação de saída após o pulso de clock, aplicado ao sistema, descer três vezes. Q₀ Q₂ J₀ PR Q₀ J₁ PR J₂ PR Q₂ J₃ PR K₀ CLR CLR K₂ CLR K₃ CLR Q3 CK Considere a condição Inicial: Q₀ Q₁ Q₂ 0 1 0 0 Escolha uma opção: a. 1 0 0 0 b. 0 1 1 1 C. Q1 1 1 1 1 d. Q₀ 1 0 1 0 1/1328/04/2025, 20:20 PROVA: Revisão da tentativa AVA FUNEC Questão 2 Completo Atingiu 3,00 de 3,00 circuito a seguir é um conversor digital / analógico. Sabendo que a tensão para nível lógico 1 aplicada às entradas é de 5V, marque a opção que representa a tensão de saída Vs quando a entrada for: 0110₂. 3,2K +15V 1K A 2K + Vₛ 4K c -15V 8K D Escolha uma opção: a. -30,0 V b. -6,0 V 15,0 V d. -12,0 V Questão 3 Completo Atingiu 3,00 de 3,00 Marque a opção que representa corretamente a conversão do número 1110010010₂ para o sistema decimal. Escolha uma opção: a. b. 32₁₀ d. 2/1328/04/2025, 20:20 PROVA: Revisão da tentativa AVA FUNEC Questão 4 Completo Atingiu 0,00 de 3,00 Marque a opção que representa corretamente os sinais aplicados às entradas da porta lógica a seguir e sua respectiva saída S: A S B Escolha uma opção: a. A0101100 B0101010 S1010001 b. A 0101100 B0101010 S1010111 A0101100 B0101010 S0101110 d. A0101100 B0101010 S 0 11 0011 3/1328/04/2025, 20:20 PROVA: Revisão da tentativa AVA FUNEC Questão 5 Completo Atingiu 0,00 de 3,00 Marque a opção que representa corretamente a expressão capaz de gerar a tabela-verdade a seguir: A S 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 Escolha uma opção: a. b. C. d. Questão 6 Completo Atingiu 3,00 de 3,00 Marque a opção que representa corretamente a expressão de um circuito combinacional capaz de funcionar como uma chave seletora digital com duas entradas e uma saída. Este circuito, em função do nível lógico aplicado a uma entrada de seleção, deve comutar na saída os sinais aplicados às entradas digitais, conforme diagrama a seguir: I₀ e I₁ entradas digitais L₀ CIRCUITO LÓGICO S A variável de entrada para S saída digital A Convenções: Variável de seleção A: comutado à saída S. comutado à saída S. Escolha uma opção: a. b. d. 4/1328/04/2025, 20:20 PROVA: Revisão da tentativa AVA FUNEC Questão 7 Completo Atingiu 3,00 de 3,00 Marque a opção que representa corretamente a tabela-verdade da expressão: (A + Escolha uma opção: a. A S 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 b. A S 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 A S 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 d. A S 0 0 0 1 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 0 https://ava.funec.br/mod/quiz/review.php?attempt=753219&cmid=15047 5/1328/04/2025, 20:20 PROVA: Revisão da tentativa AVA FUNEC Questão 8 Completo Atingiu 3,00 de 3,00 1) Um multiplexador digital proporciona uma maneira de selecionar uma das entradas para ser ligada a uma única saída. Sobre a implementação de tais dispositivos, considere as seguintes afirmativas: 1- Um multiplexador com 16 entradas necessita de 16 bits de seleção. 2- Um multiplexador pode ser implementado em dois estágios: o primeiro consiste em portas inversores e portas AND entre os bits de seleção e o segundo em uma porta OR entre as saídas do primeiro estágio. 3- Um multiplexador pode ser implementado utilizando-se um conjunto de flip-flops conectados entre se através de portas AND, utilizando como sincronismo os bits de seleção. 4- Um multiplexador digital pode ser utilizado para gerar uma função lógica arbitrária das variáveis selecionadoras. Assinale a alternativa correta: Escolha uma opção: a. Somente as afirmativas 2 e 4 são verdadeiras. b. Somente as afirmativas 1 e 4 são verdadeiras. Todas as afirmativas são verdadeiras. d. Somente as afirmativas 2 e 3 são verdadeiras. 6/1328/04/2025, 20:20 PROVA: Revisão da tentativa AVA FUNEC Questão 9 Completo Atingiu 3,00 de 3,00 diagrama de tempos abaixo mostra o clock e a variação da entrada de um flip-flop tipo T mestre-escravo, acionado na transição de descida do clock: Clock 1 2 3 4 5 6 7 8 9 10 T Em relação à saída Q não invertida do flip-flop, analise as afirmações a seguir: 1- A saída acompanhará o nível lógico da entrada T. 2- Se Q = 0 no instante inicial, então Q = 1 entre 2 e 4 segundos. 3- Se Q = 0 no instante inicial, então Q = 0 acima de 9 segundos. 4- Se Q = 1 no instante inicial, então Q = 0 acima de 6 segundos. Está correto apenas o que se afirma em: Escolha uma opção: a. 2 e 4. b. 1. d. 2,3e4. Questão 10 Completo Atingiu 3,00 de 3,00 Marque a opção que representa corretamente a simplificação da expressão contida no mapa de Karnaugh a seguir: B A 1 0 0 1 A 1 1 0 1 C Escolha uma opção: a. S=A B + C b. C. d. 7/1328/04/2025, 20:20 PROVA: Revisão da tentativa AVA FUNEC Questão 11 Completo Atingiu 3,00 de 3,00 Marque a opção que representa corretamente a expressão executada pelo circuito lógico da figura a seguir: A S Escolha uma opção: a. S = b. S = (A+B) d. S = 8/1328/04/2025, 20:20 PROVA: Revisão da tentativa AVA FUNEC Questão 12 Completo Atingiu 3,00 de 3,00 Marque a opção que representa corretamente, um circuito capaz de realizar a subtração entre 2 bits, receber um transporte de entrada (TE) e gerar um transporte de saída (Ts). Escolha uma opção: a. 0 3 4 6 8. 9 A D b. A B A d. A S Ts B 9/1328/04/2025, 20:20 PROVA: Revisão da tentativa AVA FUNEC Questão 13 Completo Atingiu 3,00 de 3,00 Para o circuito da figura a seguir, considere que os estados iniciais das saídas Q₁ e Q₀ possuem nível lógico 0. Se aplicarmos o nível lógico 1 na entrada ES, teremos após a descida de clock: Q₁ ES D₃ D₂ Q₂ D₁ D₀ Q₀ CLR CLR CLR CLR CK CLR Escolha uma opção: a. b. d. Questão 14 Completo Atingiu 0,00 de 3,00 Com relação à funcionalidade do circuito com um flip-flop JK abaixo, podemos afirmar que: A C J K Escolha uma opção: a. Após a transição de subida da entrada B, a saída passa a ter nível lógico presente na entrada A no instante da transição. b. A saída c tem o seu valor invertido a cada transição de subida da entrada independentemente do nível lógico na entrada A saída será igual à entrada A, desde que a entrada esteja em nível lógico alto. Caso contrário, a saída permanece inalterada. d. A saída tem o seu valor invertido a cada transição de subida da entrada B, desde que a entrada A esteja em nível lógico alto. Caso contrário, a saída permanece inalterada. 10/1328/04/2025, 20:20 PROVA: Revisão da tentativa AVA FUNEC Questão 15 Completo Atingiu 3,00 de 3,00 Marque a opção que representa corretamente a conversão do número 624₁₀ para o sistema binário. Escolha uma opção: a. b. 100111000₂ d. 1111010000₂ Questão 16 Completo Atingiu 3,00 de 3,00 Considere um dispositivo que possui 3 entradas, nomeadas de e C. dispositivo possui uma saída S que é colocada em 1 quando nas entradas existirem mais valores 1 do que valores 0 e, caso contrário, é colocada em 0. Marque a alternativa que apresenta a expressão lógica para S: Escolha uma opção: a. A+B+C+D b. d. Questão 17 Completo Atingiu 0,00 de 3,00 Sabendo que M e N são entrada e Y a saída, analise o diagrama a seguir e marque a opção que corresponde corretamente à porta lógica equivalente ao circuito. M Y N Escolha uma opção: a. NAND. b. NOR. XOR. d. OR. 11/1328/04/2025, 20:20 PROVA: Revisão da tentativa AVA FUNEC Questão 18 Completo Atingiu 3,00 de 3,00 Marque a opção que representa corretamente a função lógica executada pelo circuito a seguir: A 1 4 S 2 3 Escolha uma opção: a. b. S=(A+B+C) d. S=A.B.C+(A+B).C Questão 19 Completo Atingiu 3,00 de 3,00 A figura a seguir representa um flip-flop do tipo T. Sobre o funcionamento desse bloco, podemos afirmar que: PR T Q CK CLR Escolha uma opção: a. Se: T = 1; após a descida de clock, teremos: Q =1eQ=0 b. Se: T = 1; clock = 1; teremos: Se: T = 1; após a descida de clock, teremos: Q = Qanterior d. Se: T = 1; clock = 0; teremos: Q = 0 e = 1 12/1328/04/2025, 20:20 PROVA: Revisão da tentativa AVA FUNEC Questão 20 Completo Atingiu 3,00 de 3,00 Com relação aos flip-flops, pode-se afirmar que: Escolha uma opção: a. 0 flip-flop Té obtido através de um flip-flop JK mestre-escravo com a entrada K invertida (por inversor) em relação à entrada J. b. No flip-flop SR, a condição de S = R = 1é permitida. Quando as entradas de um flip-flop JK estiverem em nível alto, a saída assumirá nível lógico contrário ao da saída anterior. d. 0 flip-flop obtido através de um flip-flop JK mestre-escravo com as entradas J e curto-circuitadas. 13/13