Circuito Digital Flip Flops

Prévia do material em texto

Circuitos Digitais 
 
Flip-Flops 1
 
 
 
Flip - Flops 
 
 
 
 
Introdução 
 
Os circuitos combinacionais são aqueles onde as saídas dependem apenas dos 
níveis lógicos colocados nas entradas. A mesma combinação de entrada sempre 
produzirá o mesmo resultado na saída, porque os circuitos combinacionais não 
possuem memória. 
 
A maioria dos sistemas digitais é composta tanto por circuitos combinacionais como 
de elementos de memória. O elemento de memória mais importante é o flip-flop. 
 
Flip-Flop R-S (Reset – Set) 
 
O circuito básico do flip-flop R-S é mostrado na fig. 1: 
 
 
 
Fig. 1: Circuito lógico do flip-flop R-S 
 
O circuito acima mostra que o estado futuro das saídas Q e Q dependem de R e S e 
também do estado atual dessas saídas. Isso é mostrado na tabela 1. 
 
 
 
Circuitos Digitais 
 
Flip-Flops 2
 
 
Caso S R Qatual Qfuturo futuro Q 
 
Nos casos 0 e 1, com S = 0 e R = 0, as saídas Q e Q’ permaneceram inalteradas 
(memória). Nos casos 2 e 3, com S = 0 e R = 1, a saída Q foi para 0 e Q’ foi para 1. 
Nos casos 4 e 5, com S = 1 e R = 0, a saída Q foi para 1 e Q’ foi para 0. Nos casos 6 
e 7, com S = 1 e R = 1, as saídas Q e Q’ foram para 1, ocasionando um problema, já 
que as saídas Q e Q’ devem ser complementares. 
 
Uma tabela simplificada e o símbolo do flip-flop R-S são mostrados na fig. 2: 
 
 
 
Fig. 2: Tabela verdade e simbologia do flip-flop R-S 
 
O circuito do flip-flop R-S também pode ser implementado usando portas NOR. 
 
Flip-Flops com Clock 
 
Circuitos que utilizam clock são chamados de circuitos síncronos. Muitos flip-flops 
utilizam um sinal de clock para determinar o momento em que suas saídas mudarão 
de estado. O sinal de clock é comum para todas as partes do circuito. 
 
Normalmente, o sinal de clock é uma onda quadrada e durante uma transição positiva 
(nível 0 para nível 1) ou transição negativa (nível 1 para nível 0) a saída poderá mudar 
de estado. 
 
 
Fig. 3: Simbologia de flip-flops com clock na transição de subida e descida 
 
 
 
Circuitos Digitais 
 
Flip-Flops 3
 
 
Tempos de Setup e Hold 
 
Os tempos de setup e hold são parâmetros que devem ser observados para que o 
flip-flop possa trabalhar de modo confiável. O tempo de setup, ts, corresponde ao 
intervalo no qual as entradas devem permanecer estáveis antes da transição do 
clock. O tempo de hold, th, corresponde ao intervalo no qual as entradas devem 
permanecer estáveis depois da transição do clock. 
 
Os tempos de setup e hold mínimos devem ser respeitados para o funcionamento 
confiável do flip-flop. 
 
 
 
Fig. 4: Tempos de setup e hold 
 
 
Flip-Flop R-S com Clock 
 
O símbolo do flip-flop R-S com clock é mostrado na fig. 5: 
 
 
 
Fig. 4-5: Flip-flop R-S com clock 
 
 
 
 
Circuitos Digitais 
 
Flip-Flops 4
 
 
O circuito interno é mostrado na fig. 6: 
 
 
 
Fig. 6: Circuito lógico interno do flip-flop R-S com clock 
 
O detector de transição é um circuito que habilitará, por alguns instantes, as entradas 
SET e RESET, durante a transição de CLOCK. O circuito típico de um detector de 
transição é mostrado na fig. 7: 
 
 
 
Fig. 7: Circuitos detectores de transição positiva e negativa 
 
Os tempos dos pulsos de CLK* correspondem aos tempos de atraso da porta NOT, 
em torno de 5 ns. 
 
 
 
 
 
 
 
 
 
 
Circuitos Digitais 
 
Flip-Flops 5
 
 
Flip-Flop J-K 
 
O símbolo do flip-flop J-K é mostrado na fig. 8: 
 
 
 
Fig. 8: Flip-flop J-K 
 
A operação do flip-flop J-K é semelhante à do flip-flop R-S. A diferença é que o flip-
flop J-K não possui a condição proibida, ou seja, J = K = 1. Nessa situação, a saída 
será complementada (valor anterior será invertido). 
 
O circuito interno do flip-flop J-K é mostrado na fig. 9: 
 
 
 
Fig. 9: Circuito lógico interno do flip-flop J-K 
 
 
Flip-Flop D 
 
O símbolo do flip-flop D é mostrado na fig. 10: 
 
 
 
Fig. 10: Flip-flop D 
 
Circuitos Digitais 
 
Flip-Flops 6
 
 
O circuito interno do flip-flop D é mostrado na fig. 11: 
 
 
Fig. 11: Circuito lógico interno do flip-flop D 
 
 
Latch D 
 
O símbolo lógico do latch D é mostrado na fig. 12. Diferentemente do flip-flop D, o 
latch D possui uma entrada EN. Quando esta entrada estiver habilitada, a saída é a 
cópia da entrada. Se ela estiver desabilitada, a saída não mudará. 
 
 
 
Fig. 12: Latch D 
 
O circuito interno é mostrado na fig. 13: 
 
 
 
Fig. 13: Circuito interno do latch D 
 
Entradas Assíncronas 
 
Todas as entradas dos flip-flops até agora vistos dependem do sinal de clock. Estas 
entradas são chamadas entradas síncronas. Em muitos flip-flops existem outras 
entradas que são chamadas entradas assíncronas, ou seja, não dependem do sinal 
de clock para atuarem. 
 
Circuitos Digitais 
 
Flip-Flops 7
 
 
Essas entradas são usadas para colocar o flip-flop no estado “0” ou “1”, a qualquer 
instante. A tabela 2 mostra as entradas assíncronas: 
 
 
 
Para a operação normal do flip-flop, as entradas PRESET e CLEAR devem estar em 
“1”. A qualquer momento, podemos forçar a saída Q a ser “0” ou “1”. A última 
combinação não pode ser usada, já que é contraditória. 
 
A fig. 14 mostra as entradas assíncronas de um flip-flop J-K: 
 
 
 
Fig. 14: Simbologia do flip-flop J-K com as entradas assíncronas 
 
 
Características de Temporizações dos Flip-Flops 
 
As seguintes características de tempo devem ser respeitadas para o funcionamento 
correto dos flip-flops: 
 
- Tempos de Setup e Hold – Correspondem aos intervalos de tempo em que a 
 entrada deve permanecer estável, antes e depois da transição do clock. 
 
- Atrasos de Propagação – Na mudança de estado da saída, sempre haverá um 
 atraso entre a aplicação de um sinal na entrada e o momento que a saída muda. 
 
 
 
 
 
 
Circuitos Digitais 
 
Flip-Flops 8
 
 
 
 
Fig. 15: Atrasos de propagação 
 
- Freqüência Máxima de Clock, fmax – Esta é a freqüência mais alta que pode ser 
 aplicada no flip-flop, de modo a dispará-lo confiavelmente. 
 
- Tempos de Duração do Clock em ALTO e BAIXO – O tempo de duração do clock 
 em nível ALTO, tw(H), e o tempo de duração em nível BAIXO, tw(L), são mostrados 
 na figura abaixo. 
 
 
 
Fig. 16: Tempos de duração de clock em ALTO e BAIXO 
 
- Largura dos Pulsos Assíncronos – Assim como foram definidas larguras mínimas 
 de pulsos para o clock, as entradas assíncronas PRESET e CLEAR também 
 possuem larguras mínimas de pulsos para uma operação correta. 
 
 
 
Fig. 17: Larguras mínimas de pulsos assíncronos 
 
 
 
 
Circuitos Digitais 
 
Flip-Flops 9
 
 
- Tempos de Transição do Clock – Para garantir o funcionamento correto do flip- 
 flop, o tempo de transição do clock deve ser o menor possível. Para dispositivos 
 TTL, esse tempo é ≤ 50 ns e para dispositivos CMOS, ≤ 200 ns. 
 
 
Circuitos Integrados de Flip-Flops 
 
Alguns circuitos integrados de flip-flops são mostrados abaixo: 
 
- 7474 – Duplo flip-flop D disparado por borda (TTL); 
 
- 74LS112 – Duplo flip-flop J-K disparado pela borda (TTL); 
 
- 74C74 – Duplo flip-flop D disparado pela borda (CMOS); 
 
- 74HC112 – Duplo flip-flop J-K disparado pela borda (CMOS). 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Circuitos Digitais 
 
Flip-Flops 10
 
 
Problemas de Temporização em Flip-Flops 
 
Um problema de temporização que poderá ocorrer em sistemas que utilizam flip-flops 
é mostrado na fig. 18: 
 
 
 
Fig. 18: Problemas de temporização em flip-flopsComo o clock é o mesmo para os dois flip-flops, para que o circuito funcione 
adequadamente, o tempo de hold de Q2, th, deve ser menor que o atraso de 
propagação de Q1. 
 
 
Flip-Flops Mestre/Escravo 
 
Antes do desenvolvimento de flip-flops com tempo de hold muito pequeno, os 
problemas de temporização vistos anteriormente eram solucionados utilizando-se flip-
flops mestre/escravo. 
 
Os flip-flops mestre/escravo são constituídos de dois flip-flops, um disparado na 
transição de subida do clock (mestre) e o outro na descida do clock (escravo). Na 
borda de subida do clock, os níveis presentes nas entradas do flip-flop determinam a 
saída do mestre. Na borda de descida do clock, os níveis das saídas do mestre são 
passados para o escravo, ou para a saída do flip-flop. 
 
 
 
Circuitos Digitais 
 
Flip-Flops 11
 
 
Dispositivos Schmitt-Trigger 
 
A principal característica de um circuito Schmitt-Trigger é mostrada na fig. 19: 
 
 
 
Fig. 19: Comparação entre um inversor comum e um inversor Schmitt - Trigger 
 
A fig. 19 mostra um inversor comum sendo acionado por um sinal com tempo de 
transição longo. Em circuitos comuns, a saída pode oscilar à medida que o sinal de 
entrada passa pela faixa de transição. 
 
Ainda na fig. 19, vemos que em um circuito com entrada Schmitt - Trigger a saída não 
produzirá oscilações. Esse circuito funciona da seguinte forma: a entrada está em 
nível BAIXO resultando nível ALTO na saída. A saída só irá para nível BAIXO quando 
a entrada ultrapassar o valor VT+ (tensão de limiar superior). Nessas condições, se 
quisermos que a saída volte a ser ALTO, devemos aplicar uma tensão de entrada 
menor do que VT- (tensão de limiar inferior). 
 
Dispositivos Schmitt-Trigger são especialmente usados em circuitos onde os sinais de 
entrada variam lentamente (ondas senoidais, sinais de sensores, etc). As 
especificações de VT+ e VT- dependem do tipo de componente, mas VT- é sempre 
menor do que VT+. 
 
 
Circuitos Geradores de Clock 
 
A maioria dos sistemas digitais utiliza algum circuito gerador de clock. Dentre essas 
aplicações podemos ter algumas que utilizam um sinal de clock sem a exigência de 
precisão. Outras, porém, a precisão é fundamental. Existem vários tipos de 
 
Circuitos Digitais 
 
Flip-Flops 12
 
 
osciladores que podem gerar pulsos de clock para sistemas digitais. Os menos 
precisos e menos estáveis (dependendo da aplicação) utilizam resistores e 
capacitores. Os mais precisos e estáveis utilizam cristais de quartzo e com 
freqüências muito maiores do que os circuitos que utilizam resistores e capacitores 
como geradores de clock. 
 
 
Oscilador Schmitt-Trigger 
 
Um típico gerador de clock usando dispositivos Schmitt-Trigger é mostrado na figura 
abaixo: 
 
 
 
Fig. 20: Circuito de um oscilador utilizando inversor Schmitt-Trigger 
 
 
Temporizador 555 como Oscilador 
 
O circuito integrado 555 também pode ser usado como gerador de clock. A figura 
abaixo mostra isso: 
 
 
Fig. 21: Circuito de um oscilador utilizando o temporizador 555 
 
Circuitos Digitais 
 
Flip-Flops 13
 
 
Osciladores a Cristal de Quartzo 
 
A principal característica dos osciladores a cristal de quartzo, é sua estabilidade e 
precisão quanto à freqüência de oscilação. A figura seguinte mostra circuitos 
osciladores que utilizam cristais de quartzo. 
 
 
 
Fig. 22: Circuitos de osciladores a cristal