CL_CAP_5_2019_2

Prévia do material em texto

Capítulo 5 
 
 
Flip-flops 
e 
Dispositivos Relacionados 
1 
• Diagrama de blocos de um sistema geral digital que reúne portas lógicas 
combinacionais com dispositivos de memória. 
Introdução 
2 
• O elemento de memória mais importante é o flip-flop (FF), composto por um 
conjunto de portas lógicas. 
O flip-flop é conhecido por outros nomes, incluindo latch e 
multivibrador biestável. 
Símbolo geral para um flip-flop 
3 
• Entradas são ativas em nível BAIXO. 
• Saídas mudarão quando as entradas forem pulsadas para BAIXO 
• Entradas são SET (S) e RESET (R) ou CLEAR (C) : 
– Quando o latch é setado: Q = 1 e = 0 
– Quando o latch é limpo ou resetado: Q = 0 e = 1 
5.1-Latch com Portas NAND 
O latch de porta NAND ou simplesmente latch é um FF básico. 
Latch com Portas NAND 
 S R Q 
1 1 Não muda 
0 1 1 
1 0 0 
0 0 Inválida* 
1 
Q
Q
1 1 
0 
↙ Q ↙ Q 
sinal ativo → nível BAIXO 
• Duas portas NAND retroalimentadas podem ser usadas como um latch com portas 
NAND - saídas Q e . Q
1 
1 
0 
0 
S 
R 
 0 
1 
1 
1 
* Produz Q = = 1 Q
1 
(a) Representação equivalente de 
um latch com Portas NAND 
Latch com Portas NAND 
 S R Q 
0 1 1 
1 1 1 
1 0 0 
1 1 0 
0 0 1* 
Representação alternativa 
(b) Símbolo simplificado 
Tabela-verdade 
1 
ativa em BAIXO 
 ↘ 
Pulso BAIXO 
↓ 
 Q 
↓ 
↓ 
Latch com Portas NAND 
 S R Q 
1 1 Não muda 
0 1 1 
1 0 0 
0 0 Inválida* 
* Produz Q = = 1 Q
5 
 5.2- Latch com Portas NOR 
• As entradas SET e RESET são ativas em nível ALTO. 
• A saída Q vai mudar quando uma das entradas tiver um pulso nível ALTO. 
• Duas portas NOR retroalimentadas podem ser usadas como um latch com portas 
NOR – saídas Q e . 
Latch com Portas NOR 
 S R Q 
0 0 Não muda 
1 0 1 
0 1 0 
1 1 Inválida* 
0 
ativa em ALTO 
 ↘ 
Latch com Portas NOR 
 S R Q 
1 0 1 
0 0 1 
0 1 0 
0 0 0 
1 1 0* 
↓ 
Q
* Produz Q = = 0 Q
7 
1 
1 
0 
sinal ativo → nível ALTO 
S 
R 
 
0 
0 
Q
Q
* Produz Q = = 0 Q
 Símbolo 
saída normal 
saída normal 
7 
Trepidação de contato (contact bounce) - pag. 179 
Chaves mecânicas geram trepidação de contato (contact bouce). Veja Figura 5.9(a). 
 
A ação de mover a chave do contato da posição1 para o contato da posição 2 gera 
várias transições na tensão de saída, enquanto ocorre a trepidação de contato antes 
do repouso do contato móvel sobre o contato 2. 
Figura 5.9 (a) a trepidação de um contato mecânico gera múltiplas transições na 
tensão. 
8 
Exemplo 5.2 - Descreva o funcionamento do circuito da Figura 5.9(b) 
Latch com Portas NAND 
 S R Q 
1 1 Não muda 
0 1 1 
1 0 0 
0 0 Inválida 
Figura 5.9 (b) latch NAND usado para eliminar as múltiplas transições na tensão. 
Latch NAND usado para eliminar as trepidação de contato - - pag. 179 
Modifique o circuito mostrado na Figura 5.9 (Exemplo 5.2) para usar um latch 
com portas NOR. 
Solução 
Latch com Portas NOR 
S R Q 
0 0 Não muda 
1 0 1 
0 1 0 
1 1 Inválida fonte 
9 
latch com portas NOR 
R 
Problema 5.4 
Exemplo 5.4 – pag. 182 
Figura 5.12 - Circuito que detecta a interrupção de um feixe de luz 
A Figura 5.12 mostra um circuito simples que pode ser usado para detectar a 
interrupção de um feixe de luz. A luz é focalizada em um fototransistor conectado em 
uma configuração emissor comum para operar como chave. Considere que o latch 
tenha sido levado antes para o estado 0 ao abrir SW1 momentaneamente e descreva o 
que acontece se o feixe de luz for interrompido por um momento. 
Latch com Portas NOR 
 S R Q 
0 0 Não muda 
1 0 1 
0 1 0 
1 1 Inválida 
Fototransistor 
↖ chave normalmente fechada→R = 0 
Latch com portas NOR 
luz 
fototransistor saturado vo≈ 0 V → S = 0 
Na presença de luz o 
fototransistor fica saturado: 
 S = 0 → mantém Q = 0 ; 
 S = R = 0 
Na ausência de luz 
o fototransistor 
entra em corte : 
 S = 1 → Q =1 
Mesmo que a entrada em S volte a ser zero, ou seja fototransistor saturado , vo = 0 V, Q 
mantém ALTO, porque temos S = R = 0. 
O alarme será desativo quando a chave SW1 for aberta momentaneamente → R = 1→Q= 0 . 
Problema 5.5 
Modifique o circuito mostrado na Figura 5.12 para usar um latch com portas NAND. 
Solução 
+5V
R
R
QS
Q
Fototransistor
Alarme
+ 5 V
ou Latch Portas NAND S R Q 
1 1 Não muda 
0 1 1 
1 0 0 
0 0 Inválida 
chave normalmente fechada → R=1 
chave normalmente aberta → R= 1 
luz 
11 
R 
fototransistor saturado vo= 5V → S = 1 
 + 
 vo 
 - 
Latch Portas NAND 
R 
fototransistor saturado vo≈ 0 V 
 → S = 1 
 + 
 vo 
 - 
Figura 5.12 
5.9- Latch D (Latch Transparente) 
Latch NAND 
Latch NAND 12 
Latch Portas NAND 
 S R Q 
1 1 Q0 
0 1 1 
1 0 0 
0 0 Inválida 
Latch D 
 EN D Q 
 0 x Q0 (Não muda ) 
 1 0 0 
 1 1 1 
(Não muda ) 
D 
1 
1 
1 
D D
D
D D
D 
1 
Latch D 
EN D Q 
0 X Q0 
 1 D D 
entrada de controle 
símbolo do Latch D 
5.4- Pulsos Digitais 
Um pulso positivo tem um nível ativo ALTO. 
Um pulso negativo tem um nível ativo BAIXO. 
Borda de subida Borda de descida 
13 
tr →tempo de subida 
tf →tempo de descida 
Em circuitos reais, leva tempo para uma onda de pulso mudar de um nível para 
outro. 
tempo de subida (tr) → tempo que a amplitude leva para aumentar de 10% a 90% de 
seu valor final em uma transição de BAIXO para ALTO em pulso positivo 
tempo de descida (tf) → tempo que a amplitude leva para cair de 90% a 10% de seu 
valor máximo em uma transição de ALTO para BAIXO em um pulso positivo 
tr → tempo que a amplitude leva 
para aumentar de 10% a 90% de seu 
valor final 
tr tf 
tf → tempo que a amplitude leva 
para cair de 90% a 10% de seu 
valor máximo. 
↗ ↖ 
14 
Um pulso também tem duração (largura) (tw). 
 tw → tempo entre os pontos em que as bordas de 
subida e descida estão a 50% do nível ALTO de tensão. 
Largura - tw 
15 
 O sinal de clock é um trem de pulsos retangulares ou uma onda quadrada. 
 Transição positiva (borda de subida): pulso do clock vai de 0 a 1. 
 Transição negativa (borda de descida): pulso do clock vai de 1 a 0. 
Transições também são 
chamadas de bordas. 
5.5- Sinais de Clock e Flip-Flops com Clock 
16 
Sistemas assíncronos e síncronos 
 Os sistemas digitais podem operar tanto de forma assíncrona como 
síncrona. 
 
• Sistema Assíncrono - as saídas podem alterar de estado a qualquer 
momento que a entrada mude. 
 
• Sistema Síncrono - as saídas podem alterar de estado apenas em um 
momento específico no ciclo do clock. 
17 
FFs com clock mudam de estado em uma das transições do sinal de clock. As entradas 
de clock são denominadas por CLK, CK, ou CP. Na maioria dos FFs com clock a entrada 
CLK é disparada na transição do clock; isso é indicado, no símbolo do FF, por um 
pequeno triângulo na entrada de CLK . Isso diferencia os FFs com clock dos latches que 
são disparados por níveis. 
Flip-flops com clock 
apenas um triângulo na entrada 
de CLK indica que a entrada é 
ativada por transição de subida. 
um círculo e um triângulo na entrada 
de CLK indica que a entrada é ativada 
por transição de descida. 
18 
apenas triângulo círculo e triângulo 
• Tempo de setup ( tS ) é o tempo mínimo que o dado deve ser colocado na 
entrada antes da transição ativa do CLK. 
• Tempo de hold ( tH ) - é o tempo mínimo que o dado deve ser mantido na 
entrada após a transição ativa do CLK. 
 
Tempos de setup (preparação) e de hold (manutenção) 
CLK CLK 
Dado de 
entrada 
Dado é retirado após tH da 
transição do clock. 
Dado é colocado no mínimo tS 
antes da transição ativa doclock. 
19 ( 5 ns  tS  50 ns ) 
( 0 ns  tH  10 ns ) 
Dado de 
entrada 
tH tS 
Flip-Flop S-R com clock disparado pela borda de subida de um sinal do clock. 
As entradas S e R controlam o estado do FF, mas ele não responde a estas entradas até 
a ocorrência da transição de subida do sinal do clock. 
5.6- Flip-Flop S-R com Clock 
Reset 
Set 
S 
R 
CLK 
20 
As entradas S e R são ativas ALTA (não tem círculo nos pinos de entrada) 
Formas de ondas da operação de um Flip-Flop SR com clock disparado pela borda de 
subida do pulso de clock. 
 S R CLK Q 
 0 1 X 0 1 
 0 0  0 1 
 1 0  1 0 
 0 0  1 0 
 1 1  Ambíguo 
Q
21 
tS 
tS → é o tempo mínimo que o 
dado deve ser colocado na 
entrada antes da transição ativa 
do CLK. 
tH → é o tempo mínimo que o 
dado deve ser mantido na 
entrada após a transição ativa do 
CLK. 
mantém o estado 
mantém o estado 
tH 
1 
0 
1 
0 
1 
0 0 
1 
Tanto os FFs disparados por transição de subida quanto os de descida são usados em 
sistemas digitais. 
Flip-Flop S-R com clock disparado pela borda de descida de um sinal do clock. 
22 
As entradas S e R são ativas ALTA (não tem círculo nos pinos de entrada) 
tem círculo 
e triângulo 
• Muito mais versátil do que o flip-flop SR, já que não tem estado ambíguo. 
• Tem a capacidade de fazer tudo o que o FF SR faz, além de operar em modo de 
comutação. 
5.7-Flip-Flop J-K com Clock 
 ↑ 
Modo de comutação 
↗ 
23 
As entradas J e K são ativas 
ALTA (nos pinos de entrada 
não tem círculo) 
Flip-flop JK com clock disparado por borda de descida do clock. 
Flip-flop tipo T (Toggle – modo de comutação) 
O FF T sempre muda para o estado lógico oposto no instante da transição ativa do 
clock. 
Q
Q
J
K
CLK CLK
+5V
FF JK no modo de comutação (toggle mode) 
CLK
Q
2
f
f CLKQ 
↗ 
↗ 
↙ ↙ ↙ ↙ 
24 
2TCLK 
TQ 
TQ = 2 TCLK → 
1 2
Q CLKf f

J = K= 1 
→ 
Exemplo: 
↗ 
25 
Problema 5.11- Aplique as formas de onda J, K e CLK. Determine a forma de onda da 
saída Q. 
↓ ↓ ↓ ↓ ↓ 
1 
0 
Figura 5.24 
Figura 5.23 
Q 
26 
Considere inicialmente Q = 1 
ts 
tH 
Problema 5.12 – (a) Mostre como um FF J-K pode operar como um FF T. Desenhe a forma 
de onda na saída Q para um sinal de clock aplicado . Se a frequência do sinal de clock for 
de 10kHz , determine a frequência da saída Q. 
Q
Q
J
K
CLK CLK
+5V
CLK
Q
kHz5
2
kHz10
2
f
f CLKQ 
(b) Conecte a saída Q desse FF à entrada de clock de um segundo FF JK que também 
opera como um FF T. Desenhe as formas de ondas e determine a frequência do sinal de 
saída do segundo FF. 
kHz
kHzfff
f CLKCLK
Q
Q 5,2
4
10
42
2
2
1
2 
Q
J
K
CLKCLK
Q2
Q
J
K
CLK
+ 5 V+ 5 V
Q1 QQ
2
1
CLK
Q
f
f 
27 
CLK
Q1
Q2
2TCLK 
TQ2 = 2TQ1 
TQ1 
1 2Q CLKT T
Problema 5.13- As formas de onda da Fig. 5.81 são aplicadas em dois FF diferentes: 
(a) QFFJK↑ 
(b) QFFJK↓ 
 J K CLK Q 
 0 0 ↓ Qo 
 0 1 ↓ 0 
 1 0 ↓ 1 
 1 1 ↓ 
oQ
tH = 0 Qinicial = 0 Solução: 
Fig. 5.81 
28 
(a) QFFJK↑ e (b) QFFJK↓ 
Desenhe a forma de onda da saída Q 
para cada FF. Considere inicialmente 
Q=0. Considere tH = 0 . 
Quando tH = 0 significa que os FFs não necessitam de tempo de hold. 
Flip-flop D acionado em transições positivas do clock 
5.8- Flip-Flop D com Clock 
 D CLK Q 
 0  0 1 
 1  1 0 
Q
29 
tH tS 
tS tH 
tS 
tS → é o tempo mínimo que o 
dado deve ser colocado na 
entrada antes da transição ativa 
do CLK. ( 5 ns  tS  50 ns ) 
 
tH → é o tempo mínimo que o 
dado deve ser mantido na 
entrada após a transição ativa do 
CLK. ( 0 ns  tH  10 ns ) 
Implementação de um flip-flop D 
 
 
 
 Um FF D pode ser implementado com um FF J-K ligando a entrada J à K, através de 
um INVERSOR. 
O mesmo pode ser feito para converter um flip-flop S-R para um flip-flop D. 
Flip-flop D disparado por borda positiva implementado a partir de um flip-flop J-K. 
O FF D é útil para transferência de dados em paralelo. 
30 
Esse é um exemplo de transferência paralela de dados binários, os três bits X, Y e Z 
são transferidos simultaneamente para os FFs Q1, Q2 e Q3 para armazenamento. 
Utilizando FFs D, os atuais níveis de X, Y e Z serão transferidos para Q1, Q2 e Q3, 
mediante a aplicação de um pulso TRANSFERÊNCIA às entradas CLK comuns. 
 
 
Transferência de dados em paralelo 
 D CLK Q 
 0  0 1 
 1  1 0 
Q
31 
Problema 5.14- Um FF D algumas vezes é usado para atrasar uma forma de onda 
binária, de modo que a informação binária aparece na saída um certo tempo depois de 
aparecer na entrada D. (a) Determine a forma de onda de saída Q mostrada na Fig. 
5.82 e compare com a entrada. Observe que o atraso de tempo em relação à entrada 
é de um período de tempo. (b) Como pode ser obtido um atraso de tempo 
correspondente de dois períodos do clock? 
(a) Solução 
CLK
Q
D
32 
0 
0 
tH = 0 
Atraso de tempo de Q em relação à entrada é de um período de clock 
(b) Solução 
CLK
Q1
D
Q2
Atraso de tempo de Q2 em relação à entrada é de dois períodos de clock 
. 
. 
. 
33 
Problemas : 5.15 , 5.16 
Q1
Q
CLK
D
Q
CLK
D
CLK
D Q2
0 
0 
0 
5.10- Entradas Assíncronas – entradas de sobreposição 
• Entradas que dependem do relógio são síncronas. 
• A maioria dos FFs com clock tem entradas assíncronas que operam 
independentemente das entradas síncronas e da entrada de clock. As entradas 
assíncronas são entradas de sobreposição. 
• Os nomes PRESET e CLEAR são usados para as entradas assíncronas. 
• As entradas assíncronas ativas em nível BAIXO terão uma barra sobre os rótulos e 
círculos de inversão. 
• Entradas assíncronas não usadas devem ser colocadas no seu estado inativo. 
Flip-flop J-K com clock com entradas assíncronas. 
 Designações das entradas assíncronas 
As designações mais comuns são: 
• PRE (PRESET) e CLR (CLEAR). 
• SD (SET direto) e RD (RESET direto) também são utilizados. 
↑ ↑ 
34 
↑ 
estado inativo do PRE e CLR → 1 
Exemplo 5.9 – Determine a resposta da saída Q às formas de onda mostradas na 
Fig. 5.32(a). Considere inicialmente Q = 1 
Problema 5.20 e 5.21 
Fig. 5.32(a) 
↖ 
↗ 
↖ 
← 
← 
← 
35 
As entradas assíncronas são entradas 
de sobreposição. 
Problema 5.20- Determine a forma de onda da saída Q do FF, mostrado na Fig. 5.85. 
Considere inicialmente Q=0. 
 J K CLK Q 
 0 0 ↓ Qo 
 0 1 ↓ 0 
 1 0 ↓ 1 
 1 1 ↓ oQ
Solução: 
Qinicial = 0 
J = K = 1 
36 
estado inativo do PRE e CLR → 1 
Fig. 5.85 
Problema 5.21- Aplique as formas de onda CLK, PRE e CLR, mostradas na Fig. 5.32, em 
um FF D. Determine a forma de onda da saída Q. 
Solução: 
1 
Qinicial = 0 
37 
D =1 
Fig. 5.32 
 5.11- Considerações sobre Temporização em Flip-Flops 
tS → tempo de setup (preparação) e tH → tempo de hold (manutenção ) 
 
Principais parâmetros designados pelos fabricantes de CIs: 
tS - é o tempo mínimo que o dado deve ser mantido estável antes da transição ativa do 
sinal de clock ( 5 ns  tS  50 ns ) 
tH - é o tempo mínimo que o dado deve ser mantido estável após da transição ativa do 
sinal de clock ( 0 ns  tH  10 ns ) 
Após CLK 
Antes do CLK 
│ 
│ 
│ 
│ 
│ 
│ 
│ 
│ 
│ 
│ 
│ 
│ 
│ 
│ 
│ 
│ 
│ 
│ 
│ 
│ 
│ 
│ 
tS 
tH 
Quando tH = 0 significa que os FFs não necessitam de tempo de hold. 
38 
Tempo de atraso de propagação (tPLH e tPHL) - Sempre que um sinal muda de estado na 
saída, existe um atraso de tempo a partir do instante em que o sinal na entrada é 
aplicado até o instante em que a saída comuta de estado. 
Esses atrasos são medidos entre os pontos de 50% da amplitude das formas de onda de 
entrada e saída. 
saída saída 
Figura 5.33- Atraso de propagaçãonos FFs 
39 
2
PHLPLH
P
tt
t


PHLPLH tt 
tP → tempo de atraso de propagação 
2
PHLPLH
P
tt
t


Frequência máxima do clock (fMÁX) – é a maior frequência que pode ser aplicada na 
entrada de clock de um FF que mantém um disparo confiável. 
 
Tempos de duração do pulso de clock nos níveis ALTO e BAIXO - ALTO [tW (H)] e BAIXO 
[tW (L)] - tempo mínimo de duração entre as mudanças ALTO e BAIXO , ver Fig. (a) 
Largura de pulsos assíncronos ativos [tW (L)] - largura mínima de duração que a 
entrada PRESET ou CLEAR tem de ser mantida no estado ativo. Fig. (b) mostra o 
tempo tW (L) para uma entrada assíncrona ativa em nível BAIXO. 
Fig. (a) Fig. (b) 
Tempo de transição do clock – para garantir um disparo confiável, os tempos de 
transição da forma de onda do clock (tempos de subida e descida) devem ser 
mantidos muito pequenos, menos de 50 ns para dispositivos TTL e menor que 200 ns 
para dispositivos CMOS. 
40 
Valores de tempo para FFs retirados dos manuais do fabricante. 
Todos os valores listados são mínimos, exceto atrasos de propagação, que são valores 
máximos. 
41 
5.12- Problemas Potenciais de Temporização em Circuitos com FFs 
Quando a saída de um FF é conectada à entrada de outro FF e ambos são acionados pelo 
mesmo relógio, existe um potencial problema de temporização. Como Q1 muda de estado 
na descida do clock, a entrada J2 mudará de estado nesta mesma descida. Isso pode levar 
a uma resposta imprevisível de Q2. Para isso não ocorrer deve-se ter tP de Q1 maior que tH 
de Q2 . FFs de borda mais recentes tem 0 ≤ tH ≤ 5 ns , sendo que a maioria tem tH = 0. 
 Q2 vai responder adequadamente ao nível aplicado na entrada J2 , anterior à borda de 
descida de CLK, desde que tP Q1  tH Q2 
Q1 J2 
Q1 
(J2) 
Q2 
tP Q1  tHQ2 
tPQ2 
Q2 
tH ≈ 0 
tH (tempo de hold)- é o 
tempo mínimo que o dado, 
na entrada, deve ser 
mantido estável após a 
transição ativa do sinal de 
clock. 
tp – tempo de atraso de 
propagação (tPLH e tPHL) - 
existe um atraso de tempo a 
partir do instante em que o 
sinal na entrada é aplicado 
até o instante em que a 
saída comuta de estado. 
2
PHLPLH
P
tt
t


42 
• A maioria dos sistemas são síncronos, portanto a maioria dos sinais muda de estado 
em sincronismo com as transições do clock. 
• Operações síncronas e assíncronas muitas vezes são combinadas, frequentemente 
por meio de entradas realizadas pelos operadores humanos. 
• A natureza aleatória das entradas assíncronas podem resultar em resultados 
imprevisíveis. 
O sinal assíncrono A pode produzir pulsos parciais em X. 
5.14- Sincronização de Flip-Flops 
Exemplo 5.12 
Figura 5.37 
43 
Flip-flop D de borda sincroniza a habilitação da porta AND com a borda de descidas 
do clock. 
Flip –Flop D é usado para sincronizar os efeitos da entrada A assíncrona. 
Problema neste circuito – como o sinal A pode chegar ao nível ALTO a qualquer 
momento , ele pode violar os parâmetros de tempo de setup do flip-flop ( tS ). 
Figura 5.38 
Figura 5.37 
44 
↗ 
↖ 
Q 
CLOCK 
5.14 - Detectando uma sequência de entrada 
Em muitas situações, a saída é ativada somente quando as entradas são ativadas em 
uma determinada sequência. Isso não pode ser realizado usando apenas lógica 
combinacional, é necessário usar a característica de armazenamento de FFs. 
Para funcionar corretamente, A deve ser ALTO, antes de B, por pelo menos um intervalo 
de tempo igual ao tempo de setup ( tS ) do FF. 
Figura 5.39 
Flip-flop D com clock usado para responder a uma determinada sequência de entradas 
45 
Problema 5.26 
46 
Resposta: 
(a) 
sequência de entradas: 
1º o sinal A 
2º o sinal B 
3º o sinal C 
 
supondo tp = 0 
tp → tempo de atraso de propagação 
(b) fazer 
(c) fazer 
A
B
X
C
Y
5.16 – Armazenamento e Transferência de Dados 
• FFs são comumente usados para armazenamento e transferência de dados 
binários ou de informações. 
• Registradores são grupos de FFs usados para armazenamento. 
• Transferências de dados ocorrem quando os dados são movidos entre 
registradores ou FFs. 
• Transferências síncronas ocorrem na borda de subida ou de descida do clock. 
• Transferências assíncronas são controladas pelas entradas PRE e CLR. 
47 
Figura 5.40- Operação de transferência síncrona de dados realizada por diversos tipos de FFs com clock. 
Figura 5.41- Operação de transferência assíncrona de dados 
Entradas PRE e CLR são usados para executar a transferência. 
 Entradas CLK são usados para executar a transferência. 
Problema 5.27 
Transferência síncrona de dados 
Transferência assíncrona de dados 
48 
• A transferência simultânea de dados de 
um registrador para outro é denominada 
paralela. 
• A transferência paralela não altera o 
conteúdo do registrador fonte. 
 
Transferência paralela de Dados 
Operação de transferência de dados síncronos. 
Figura 5.42 
49 
5.17- Transferência Serial de Dados: Registradores de Deslocamento 
Um registrador de deslocamento é um grupo de FFs dispostos de modo que os 
números binários armazenados nos FFs sejam transferidos de um FF para o outro, a 
cada pulso de clock. 
Flip-flops J-K operados como um registrador de deslocamento de quatro bits. 
Figura 5.43- (a) 
50 
 Usar FFs disparados por borda que tenham valor de tP > tH 
tP → tempo de atraso de propagação tH → tempo de hold 
• Dados de entrada são deslocados da 
esquerda para a direita, de um FF para 
outro, à medida em que pulsos de 
deslocamento são aplicadas. 
• Neste arranjo de registrador de 
deslocamento, é necessário ter FFs com 
tH (tempo de hold) muito pequenos. 
Figura 5.43- (b) – dado armazenado 1011 
51 
As formas de onda mostram como os dados de entrada são deslocados da esquerda para 
a direita. 
Problema 5.28 
Figura 5.43 
(a) Mostre como converter o registrador da Fig. 5.43 em um registrador circular. 
(b) Considere que esse registrador circular comece com o dado 1011 ( X3 X2 X1 X0 = 1011). 
Relacione (desenhe) a sequência de estados que os FFs do registrador apresentam 
enquanto oito pulsos de deslocamento são aplicados. 
Um registrador de deslocamento circular mantém a informação binária circulando 
pelo registrador a medida que os pulsos de clock são aplicados. 
52 
53 
Respostas: 
(a) 
(b) 
CLK
X3
1
X2
X1
X0
2 3 4 5 6 7 8
X3 X2 X1 X0 = 1011 
0X
0X
não é 
necessário o 
INVERSO, 
porque temos 0X
Dois registradores de deslocamento de três bits conectados. 
Transferência serial entre registradores 
O conteúdo do registrador X será transferido em série (deslocado) para o registrador Y. 
Os flip-flops D em cada registrador requerem menos conexões que os flip-flops JK. 
Figura 5.44- (a) 
0 
54 
A transferência completa dos três bits de dados exige três pulsos de deslocamento. 
Na borda de descida de cada pulso, cada FF assume o valor armazenado no FF à sua 
esquerda, antes do pulso. 
 
 
 
 
Após três pulsos: O 101 armazenado no registrador X é transferido para o registrador 
Y. 
O registrador X perde seus dados originais e passa para 000 (D = 0) 
Figura 5.44- (b) 
55 
D = 0 
Problema 5.29 
Veja a Figura 5.44, em que um número de três bits armazenado no registrador X é 
deslocado serialmente para o registrador Y . Como o circuito deve ser modificado para 
que, ao final da operação de transferência, o número original armazenado em X esteja 
presente nos dois registradores? 
Figura 5.44 
↘ 
56 
57 
Resposta Prob. 5.29: 
Flip-flops J-K conectados para formar um contador binário de três bits (módulo 8). 
O circuito da Fig. 5.45 foi desenhado conforme a convenção, com as entradas do lado 
esquerdo e as saídas do lado direito. 
5.18- DIVISÃO DE FREQUÊNCIA E CONTAGEM 
Fig. 5.45 – diagrama de circuito desenhado conforme a convenção, com o fluxo de sinal 
indo da esquerda para a direita, com as entradas do lado esquerdo e as saídas do lado 
direito. 
↓ ↓ 
 FF Q0 é LSB 
Clock 
FF Q2 é o MSB 
58 
O diagramade circuito abaixo não seguiu a convenção, as entradas estão do lado direito 
e as saídas do lado esquerdo . Usa-se essa configuração porque facilita a compreensão 
do funcionamento do circuito. 
Outra forma de desenhar a Fig. 5.45 
FF Q0 é o LSB FF Q2 é o MSB 
MSB 
LSB 
↓ ↓ 
TQ0 
TQ1 
TQ2 
59 
011 
Fig. 5.45 
• Cada FF divide a frequência de entrada pela metade. 
• A saída de cada FF é uma forma de onda quadrada com ciclo de trabalho (CT) de 50%. 
• A frequência de saída de Q2 é 1/8 da frequência de entrada (Clock) 
• Um quarto FF faria uma divisão por 16 
• Usando N FFs , a frequência do último FF seria igual 1/2N da frequência de entrada. 
Essa aplicação com FF é conhecida como divisor de frequência. 
Divisor de frequência 
N
CLK
NQ
f
f
21


MSB 
LSB 
TQ0 
TQ1 
2
f
f CLKQ0 
42
0
1
CLKQ
Q
ff
f 
82
1
2
CLKQ
Q
ff
f 
60 
CT = 50% 2
2
100%
Q H
Q
t
CT x
T

tQ2H = 4 TCLK 
TQ2 = 8 TCLK 
4
100%
8
CLK
CLK
T
CT x
T

TQ2 
Ciclo de trabalho (CT) 
Operação de contagem – contador binário 
Tabela de estados – mostra a sequência de contagem binária. 
61 
62 
Diagrama de transição de estados 
ou Diagrama de estados 
62 
63 
módulo
ff
f clock
N
clock
MSBFF

2
Nmódulo 2
Onde N = número de FFs 
para um contador que conta de 0 a 2N -1 
Módulo do contador 
Módulo do contador  indica o número de estados distintos da sequência de 
contagem. 
Um contador com 3 FFs tem 23 = 8 estados diferentes (000 a 111). Dizemos que é um 
contador de módulo 8 
Se N FFs estão conectados como a Fig. 5.45, o contador terá módulo igual a 2N . Esse 
contador contará de 0 até 2N – 1 antes de retornar ao estado 0. 
Frequência do FF mais significativo 
64 
Ciclo de trabalho - CT 
Ciclo de trabalho (duty cycle) → é a razão entre o intervalo de tempo do pulso alto (tH ) 
e o período (T) da forma de onda analisada, e é expressa como uma porcentagem. 
CT → ciclo de trabalho 
100%
QH
Q
t
CT x
T

2
100 50%
4
CLK
CLK
T
CT x
T
 
TQH = 2 TCLK 
TQ = 4 TCLK 
TQH → é o intervalo de tempo do pulso alto de Q 
TQ → é o período de Q 
CLK
Q
1 2 3 4
TQH
TQ
TCLK 
65 
Como determinar o valor da contagem final (CF) de um contador de módulo M, após 
N pulsos de clock, que começa com um contagem inicial (CI): 
N M
R Q
 CP = R + CI 
Se CP  M → CF = CP → é a resposta em decimal da contagem final 
Se CP  M → CF = CP - M → é a resposta em decimal da contagem final 
Determinando a contagem de um contador 
N → pulsos de clock 
M → módulo do contador 
CI → contagem inicial 
CP → contagem parcial 
CF → contagem final 
R → resto 
Q → quociente 
Onde: 
(a) 
N M
R Q
 CP = R + CI 
Se CP  M → CF = CP → é a resposta em decimal da contagem 
Se CP  M → CF = CP - M → é a resposta em decimal da contagem 
Onde: CI = 0002 = 010 , M = 2
3 = 8 , N = 13 pulsos 
13 / 8 → Q = 1 e R = 5 
CP = R + CI = 5 + 0 = 5 
CP = 5 < 8 → CF = CP = 5 → Q2Q1Q0 = 1012 
(b) Onde: CI = 1002 = 410 , M = 2
3 =8 , N = 13 pulsos 
13 / 8 → Q = 1 e R = 5 
CP = R + CI = 5 + 4 = 9 > 8 
CP > M → CF = CP - M = 9 – 8 = 1 → CF = 1 → Q2Q1Q0 = 0012 
Fig. 5.45 
Problemas: 5.30 – Veja o circuito do contador mostrado na Fig. 5.45 : 
Qual será o valor da contagem após 13 pulsos do clock. 
66 
N → pulsos de clock 
M → módulo do contador 
CI → contagem inicial 
CP → valor parcial da contagem 
CF → valor final da contagem 
R → resto 
Q → quociente 
(c) Conecte um quarto FF JK ( Q 3 ) na Fig. 5.45 e desenhe o diagrama de transição de 
estados para esse contador de 4 bits. Se a frequência de clock de entrada for de 80 MHz, 
como será a forma (valor da frequência) de onda em Q 3 ? 
2
clock
MSBFF N
f
f 
kHz500
2
M80
f
43Q

Diagrama de estados (desenhe 16 círculos) 
 (mostrando os estados em binário estão dentro de círculos) 
Nmódulo 2
Problemas: 5.30 - cont ... 
1622 4  Nmódulo
Módulo = 16 → corresponde a 16 estados de 
0000 a 1111 
67 
+5V
Q2 J
K
CLR
CLK
PRE
Q2
1
1
+5V
Q1 J
K
CLR
CLK
PRE
Q1
1
1
+5V
+5V
Clock
Q0 J
K
CLR
CLK
PRE
Q0
1
1
+5V
+5V
+5V
Q3 J
K
CLR
CLK
PRE
Q3
1
1
+5V
Nmódulo 2 para um contador que conta de 0 a 2N -1 
FFMSB 
68 
+5V
Q2 J
K
CLR
CLK
PRE
Q2
1
1
+5V
Q1 J
K
CLR
CLK
PRE
Q1
1
1
+5V
+5V
Clock
Q0 J
K
CLR
CLK
PRE
Q0
1
1
+5V
+5V
Problemas 5.31 - Contador decrescente - fazer 
5.19- APLICAÇÃO EM MICROCOMPUTADOR 
Exemplo de um microprocessador transferindo dados binários para um registrador externo. 
Código de endereço (FE 16 ) 
 ↓ 
Dados 
69 
O Schimitt trigger é um elemento lógico especial projetado para receber sinais com 
transições lentas e produzir saídas com transições livres de oscilações. 
5.20- Dispositivos Schmitt-Trigger 
Resposta de um INVERSOR comum a uma entrada de tempo de transição lento e 
com ruído. 
Figura 5.49(a) 
Entrada com tempo de 
transição lento. 
Quando esse tempo 
excede o valor máximo 
permitido, a saída da 
porta pode oscilar 
A saída do inversor 
comum produz 
oscilações , enquanto o 
sinal passa pela faixa de 
tensão indeterminada 
Faixa 
inválida abaixo 
70 
Limiar 
único 
Resposta de um INVERSOR com entrada Schmitt-trigger a uma entrada de tempo de 
transição lento . 
↗ 
↘ 
Figura 5.49(b) 
A saída não muda do nível 
ALTO para o BAIXO até que 
a entrada ultrapasse a 
tensão de disparo VT+ e só 
mudará para o nível ALTO 
quando a entrada cair 
abaixo de VT- . 
VT- 
VT+ 
Símbolo de entrada Schmitt-trigger 
Faixa 
inválida 
VT- 
VT+ 
Dois 
Limiares 
71 
Q
Q
T OS
RT CT
tp µ RT CT
Saída normalmente baixa 
Entrada de 
disparo 
(T, trigger)
5.21- Multivibrador Monoestável 
• Como no FF, o monoestável tem duas saídas: Q e Q . 
• O monoestável tem apenas um estado de saída estável (normalmente, Q = 0), 
no qual permanece até que seja disparado por um sinal de entrada. 
• Quando disparado a saída comuta para o estado oposto (Q = 1) e permanece 
nesse estado quase estável por um período fixo de tempo, tp , que é 
determinado por uma constante de tempo CR, calculada em função dos valores 
dos componentes conectados externamente ao monoestável. 
• Depois de decorrido o tempo tp a saída do monoestável retorna a seu estado de 
repouso (Q = 0) , até que seja disparado novamente. 
 
estado de saída estável → Q = 0 
estado de saída quase estável → Q = 1 
 
← componentes conectados externamente 
Onde tp = 0,693 RTCT 72 
(transição positiva) 
T
Q
Q
OS
tp
T
Q
Q
OS
1
tp
Dois tipos de monoestáveis estão disponíveis na forma de CI 
Dispositivos não redisparáveis – só disparam no estado estável (Q = 0) 
Dispositivos redisparáveis – disparam tanto no estado estável (Q = 0) quanto no 
estado quase estável (Q =1) . 
↘ 
T
Q
Q
OS
tp
RT CT
T
Q
Q
OS
1
tp
RT CT
ou 
ou 
↘ 
 sem 1 sem 1 
Símbolo do 
não redisparável 
Símbolo do 
redisparável 
↘ 
com 1 
↘ 
com 1 
↖ 
↖ 
73 
Ondas típicas de um monoestável não redisparável 
Borda de subidas nos pontos a, b, c , e irão acionar o sistema operacional para seu 
estado quase estável por um tempo tp , após o qual automaticamente retorna ao 
estado estável. 
Borda de subidas nos pontos d , f não têm efeito sobre o monoestável, pois esse já 
foi disparado. Ele tem de retornar para o estado estável (Q = 0) antes de ser disparado. 
A duração do pulso de saída do monoestável é sempre a mesma, independentemente 
da duração dos pulsos de entrada. O tempo tP depende apenas de RT , CT e dos circuitos 
internos do monoestável. Onde tp = 0,693 RTCT 
1 
Q 
74 
Ondas típicas de um monoestável redisparável 
O monoestável redisparável inicia a temporização de um novo intervalo de tempo 
tp a cada pulso de disparo recebido. 
tp = 2ms 
75 
Resposta comparativa de um monoestável não redisparávelcom outro 
redisparável com um tempo tp = 2 ms. 
T
Q
Q
OS
1
tp
T
Q
Q
OS
tp
2 ms 2 ms 
2 ms 2 ms 
1 ms 
↘ ↘ 
76 
tp = 2 ms. 
Monoestável não redisparável 74121. 
 
Contém portas lógicas internas para permitir que as entradas A1 , A2 e B acionem o 
monoestável não redisparável . 
A entrada B é uma entrada Schmitt-trigger que permite um disparo confiável do 
monoestável com sinais de transição lenta. 
Pinos RINT, REXT/CINT e CEXT conectam um resistor e um capacitor externos, para 
conseguir um pulso de saída com duração desejada tp ≈ 0,7 RTCT . 
O multivibrador monoestável recebe esse nome porque tem apenas um estado estável. 
Os monoestável são suscetíveis a falsos disparos devido a ruídos espúrios. 
 
Figura 5.52 
1 
OS 
77 
↖ 
Problema 5.41 
78 
8 
Problema 5.42 
9 
T
Q
Q
OS
tp
sem 1 
Símbolo do 
redisparável 
 
f> 1 kHz → T < 1ms , período do pulso 
f< 1 kHz → T > 1ms , período do pulso 
f< 50 kHz → T > 20 s , período do pulso 
79 
Figura 5.52 
Problema 5.43 
(a) Colocar nível BAIXO em A1 ou A2 e aplicar uma transição positiva em B. 
 
(b) Colocar nível ALTO em B e A2 e aplicar uma transição negativa em A1. 
 
Solução: 
1 
CEXT 
80 
(a) Que condições de entrada são necessárias para o monoestável da Fig. 5.52 ser 
disparado por um sinal na entrada B? 
(b) Que condições de entrada são necessárias para o monoestável da Fig. 5.52 ser 
disparado por um sinal na entrada A1? 
5.22- Circuitos Geradores de Clock 
• Multivibrador astável é um multivibrador que não possui estados estáveis. 
• Sua saída comuta (oscila) entre dois estados instáveis. 
• É útil para gerar sinais de clock para circuitos digitais síncronos. 
Oscilador Schmitt-trigger usando um INVERSOR 7414. 
Uma NAND Schmitt-trigger 7413 também pode ser usada. VOUT é 
aproximadamente uma forma de onda quadrada com uma frequência que 
depende dos valores de R e C. Deve respeitar os limites máximos dos valores de 
resistência para cada dispositivo, ver tabela. O circuito não oscila se o valor de R 
não estiver abaixo desses limites. 
81 
0,8
f
RC

82 
Inicialmente a tenção no capacitor é: vC = nível BAIXO (capacitor descarregado) 
entrada do INVERSOR BAIXA → saída → vout = nível ALTO → LED aceso 
Oscilador com 74LS14 (INVERSOR Schmitt-trigger) 
vout
R1
C
7
14
21
+5V
R2
LED
vC
Como vout = nível ALTO o capacitor começa a carregar e vC cresce até VT+ → entrada 
do INVERSOR ALTA → saída → vout = nível BAIXO → LED apagado 
vout
R1
C
7
14
21
+5V
R2
LED
vC
Como vout = nível BAIXO o capacitor começa a descarregar e vC decresce até VT- → 
entrada do INVERSOR BAIXA→ saída → vout = nível ALTO → LED aceso 
83 
Como vout = nível ALTO o capacitor começa a carregar novamente vC cresce até VT+ → 
entrada do INVERSOR ALTA → saída → vout = nível BAIXO → LED apagado. 
 
vout
R1
C
7
14
21
+5V
R2
LED
vC
vout
R1
C
7
14
21
+5V
R2
LED
vC
O processo repete gerando uma onda quadrada. 
Problema 5.45 
74LS14 f = 10kHz → R = 1 kΩ e C = 80 nF = 0,08 F 
84 
85 
Lista de Exercícios do Capítulo 5 - 11ª Edição 
SEÇÃO EXEMPLOS PROBLEMAS 
Introdução 
5.1 1, 2 1, 2, 3 
5.2 3, 4 4, 5 
5.4 7 
5.5 7 
5.6 8, 9 
5.7 11, 12, 13 
5.8 14, 15, 16 
5.9 8 17, 18, 19 
5.10 9 20, 21, 22 
5.11 10 23 
5.12 11 
5.13 
5.14 12 25 
5.15 26 
5.16 27 
5.17 13 28, 29 
5.18 14, 15 30, 31, 32, 33, 34, 35 
5.19 16 36, 37, 38, 39 
5.20 
5.21 40, 41, 42, 43, 44 
5.22 Oscilador 
Schmitt-trigger 
45 
Lista de Exercícios do Capítulo 5 – 10ª Edição 
SEÇÃO EXEMPLOS PROBLEMAS 
Introdução 
5.1 1, 2 1, 2, 3 
5.2 3, 4 4, 5 
5.4 7 
5.5 7 
5.6 8, 9 
5.7 11, 12, 13 
5.8 14, 15, 16 
5.9 8 17, 18, 19 
5.10 9 20, 21, 22 
5.12 10 23 
5.13 11 
5.14 
5.15 12 25 
5.16 26 
5.17 27 
5.18 13 28, 29 
5.19 14, 15 30, 31, 32, 33, 34, 35 
5.20 16 36, 37, 38, 39 
5.21 
5.22 40, 41, 42, 43, 44 
5.23 Oscilador Schmitt-
trigger 
45 
Esses são os exercícios mínimos recomendados do Capítulo 5 
----------------------------------------------------------------------