Projeto de sistemas combinacionais

Prévia do material em texto

*
*
*
Cap. 5:
 Projeto de Sistemas Combinacionais
Redes de Portas Lógicas de 2 Níveis
*
*
*
Tópicos
Desenho de redes de 2 níveis: AND – OR e OR – AND
Rede Mínima
Mapas de Karnaugh
Método de Quine-McCluskey
Redes NAND-NAND e NOR-NOR
Dispositivos Lógicos Programáveis
*
*
*
Exemplo: Incrementador módulo 64
Fazer (para x,y: entrada, z: saída)
Solução (representação RADIX-2)
z0= 1 se x0=0, senão x0= 0 caso contrário
*
*
*
Conjunto de Equações para icrementador mod 64
*
*
*
Circuito Digital
*
*
*
Dois tipos de Implementação de redes de 2 níveis
REDE AND – OR (Soma de Produtos)
REDE OR –AND (Produto de Somas)
*
*
*
Redes Equivalentes mas com Diferentes Custos
*
*
*
Custo Mínimo
Equivalentes porém de custos diferentes
Ambos, SP e PS devem ser obtidos e comparados
Usa-se:
ab+ab’=a 	para SP
(a+b)(a+b’)= a para PS
*
*
*
Mapas de Karnaugh
Um arranjo de células de 2 dimensões
N variáveis  2N células
Emprego de condições de adjacências
*
*
*
Mapas de Karnaugh (1 a 4 variáveis)
*
*
*
Mapa de Karnaugh de 5 variáveis
*
*
*
Mapas de Karnaugh de 6 Variáveis
*
*
*
Representação de Funções de Chaveamento
*
*
*
Exemplos
*
*
*
Exemplos
*
*
*
Exemplos
*
*
*
Soma de Produtos
*
*
*
Minimização de Soma de Produtos
Termos Implicantes
Termos Implicantes Primos
Termos Implicantes Primos não essenciais
Termos Implicantes Primos essenciais
*
*
*
Minimização de Soma de Produtos
Implicantes
Implicantes Primos – Aqueles que não são cobertos totalmente por outro implicante
*
*
*
Minimização de Soma de Produtos
Implicantes Primos não essenciais
Implicantes Primos essenciais
*
*
*
Procedimento
Determine todos os termos implicantes primos
Obtenha os termos implicantes primos essenciais (aqueles com 1´s isolados)
Se nem todas as células 1 foram cobertas escolha a cobertura mínima para os termos implicantes primos
*
*
*
Exemplos
*
*
*
Minimização de Soma de Produtos
Qual é a melhor solução?
Solução 1
Solução 2
*
*
*
Exemplo: BCD p/ display de 7 segmentos
 Decodificador BCD para 7 segmentos
Decodificador
c0 c1 c2 c3 c4 c5 c6
*
*
*
Exemplo: BCD p/ display de 7 segmentos
Mapas de Karnaugh gerados (outra forma)
*
*
*
Exemplo: BCD p/ display de 7 segmentos
Expressões lógicas - 15 termos-produto ( mintermos!!)
C0 = A + B D + C + B' D'
C4 = B' D' + C D'
C1 = C' D' + C D + B'
C5 = A + C' D' + B D' + B C'
C3 = B' D' + C D' + B C' D + B' C
C6 = A + C D' + B C' + B' C
*
*
*
Minimização de Produto de Somas
Termos Implicados
Termos Implicados Primos
Termos Implicados Primos não essenciais
Termos Implicados Primos essenciais
*
*
*
Minimização de Produto de Somas
Exemplo
Primos implicados essenciais:
*
*
*
Exemplo 5.14 do livro-texto
*
*
*
Exemplo 5.15 do livro-texto
Problema:
*
*
*
Exemplo 5.1do livro-texto
Solução
*
*
*
Exemplo 5.1do livro-texto
Circuito mínimo - PS
*
*
*
Método Tabular Quine-McCluskey
Exemplo: f(a,b,c,d) = m2+m6+m9+m13+m15
*
*
*
Limitações de Redes de 2 Níveis
Nível extra de portas NOT
Grande quantidade de portas, mesmo com minimização.
Limitação de uso de portas lógicas operando sobre muitas literais.
Minimização de múltiplas saídas opera essencialmente sobre 1 por vez
Minimização não leva em conta parâmetros construtivos de sistemas MSI/LSI/VLSI.
*
*
*
Recomendações para escolha do método de minimzação 
*
*
*
Estrutura básica de um PLD
Pode-se dividir um PLD genericamente em 2 planos: AND e OR. Para PLA ambos são Programáveis
*
*
*
Dispositivos Lógicos Programáveis – PLD´s
A personalização de PLDs na bancada de trabalho deve-se à utilização de elementos ou dispositivos de programação presentes no chip. 
Os elementos de programação encontrados são EPROM e E2PROM (ou EEPROM), células SRAM, fusíveis e anti-fusíveis.
ROM - Read Only Memory, PROM – Programmable ROM, EPROM – Erase PROM, EEPROM, Electricaly EPROM, RAM-Read Access Memory, SRAM – Static RAM.
Os elementos de programação podem ser classificados quanto ‘a volatilidade e quanto à reprogramabilidade
*
*
*
Fusível e Anti-fusível
Elementos não voláteis, não reprogamáveis e baseados na tecnologia MOS
Exemplo (retirado de Tecnologias e arquiteturas de PLD´s, de R. P. Ribas)
*
*
*
Células SRAM
Elementos voláteis, reprogramáveis e baseados na tecnologia MOS
Exemplo (retirado de Tecnologias e arquiteturas de PLD´s, de R. P. Ribas): Formas de Programação: a) Transístor de Passagem, b) Porta de Transmissão, c) Multiplexaor
*
*
*
EPROM e EEPROM
Elementos não voláteis, reprogamáveis e baseados na tecnologia MOS.
São baseados em transístores MOS de 2 gates (não confundir com MOSFET DUAL GATE), sendo um deles isolado e assim criado com o intuito de armazenar uma determinada carga elétrica – o que se traduz no efeito da programação. 
Para EPROM o transistor usado é conhecido como FAMOS e requer tensões de programação acima do valor da alimentação do chip.
Para desprogramar, basta submetê-los a um banho de luz ultravioleta cujo tempo de duração é sugerido pelo fabricante (de 6 a 35 minutos). 
Para EEPROM o transistor empregado e conhecido como FLOTOX e pode requerer ou não tensões de programação acima do valor da alimentação do chip.
Desprogramação é rápida pois é feita também de forma elétrica.
Por fim, as células FLASH também são reprogramáveis e não voláteis mas a desprogramação é feita não apagando-se um transístor por vez e sim um bloco destes (ao contrário de EPROM e EEPROM).
*
*
*
Exemplo
Exemplo (retirado de Tecnologias e arquiteturas de PLD´s, de R. P. Ribas) – Transístor EPROM
*
*
*
Quadro Comparativo dos elementos de programação
(retirado de Tecnologias e arquiteturas de PLD´s, de R. P. Ribas)
*
*
*
Simbologia Empregada
(retirado de Tecnologias e arquiteturas de PLD´s, de R. P. Ribas). É comum o uso de pequenos círculos ou  para designar conexão não programada.
*
*
*
PLA – Programmable Array Logic
*
*
*
Representação de uma PLA 4  3 – 6 termos-produto
*
*
*
PLA 4  3 – Programada
*
*
*
PAL – Programmable Array Logic (PAL16L8) – Mais rápida que uma PLA. Plano OU (OR) fixo. Só existe programação no plano E (AND).
*
*
*
GAL – Generic Array Logic (GAL16L8)
*
*
*
Comparativo
a) PROM – AND fixo OR Programável, b) PLA – AND e OR programáveis, c) PAL, AND programável e OR fixo.
*
*
*
PLD´s Bipolares (em desuso)
*
*
*
PLD´s CMOS
*
*
*
EPLD´s (PLD´s apagáveis)
São baseados em transistores MOSFET de gate flutuante (não confundir com dual gate);
Uma vez que se deposita uma carga elétrica no gate flutuante, o MOSFET em questão fica inoperante;
Podem ser baseados na tecnologia EPROM onde o processo de apagamento é por exposição a luz ultravioleta ;
Pode ser baseado em EEPROM onde o processo de apagamento é elétrico (eletrônico) tanto em tensão baixa (no valor da polarização do chip) como mais elevada (±13 V).
*
*
*
Estrutura de um EPLD
Observe a semelhança com uma memória não volátil.
*
*
*
ROM como circuito Combinacional
Dado uma ROM como se segue é possível implementar uma lógica combinacional.
*
*
*
ROM como circuito Combinacional
*
*
*
PLA no nível CMOS – Observe a carga Ativa (MOSFET como dispositivo PULL-UP)