simulado 03

Esta é uma pré-visualização de arquivo. Entre para ver o arquivo original

Aluno: ERALDO CICERO SIVINO
	Matrícula: 201308094701
	Disciplina: CCE0091 - ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES 
	Período Acad.: 2017.1 (G)
	
	
	
		1.
		Qual é o termo técnico que se refere à velocidade real do barramento de dados?
	
	
	
	
	
	FSB
	
	
	QDR
	
	
	HT
	
	
	CPU
	
	
	AMD
	
	
		2.
		Quando a memória cache está cheia e precisa ter seus dados substituídos, são utilizados métodos de substituição de páginas da cache. Dentre eles, aquele que substitui o bloco dentro do conjunto que tem sido menos referenciado na cache denomina-se
	
	
	
	
	
	FIFO (First In First Out)
	
	
	LILO (Last In Last Out)
	
	
	LRU (Least Recently Used).
	
	
	Random
	
	
	LFU (Least Frequently Used).
	
	
		3.
		Um certo microcomputador aloca os endereços 0000H a 7FFFH para  memória RAM, de 8800H a 8FFFH para E/S e de C800H a FFFFH para ROM.
Indique a única alternativa correta que responde às seguintes perguntas:
Qual a capacidade total de RAM, a capacidade total de ROM, quantos dispositivos de E/S diferentes esse microcomputador pode acomodar e, ocupando cada página 256 endereços, quantas foram alocadas para as memórias RAM, ROM e para E/S?
	
	
	
	
	
	6, 56, 153, 32K, 14k e 128.
	
	
	32K, 14K, 6, 128, 153 e 56.
	
	
	32K, 20K, 128, 160, 66 e 5.
	
	
	32K, 14K, 153, 128, 56 e 6.
	
	
	153, 32K, 56, 32K, 14K e 6.
	
	
		4.
		Sobre as arquiteturas Von Neumann e a Harvard, o que podemos afirmar sobre elas?
 
              I.      A arquitetura Von Neumann utiliza a mesma memória para armazenar dados e instruções.
           II.      A arquitetura Harvard trabalha com a memória de dados separada da memória de instruções.
         III.      A arquitetura Harvard acessa ora a memória de dados, ora a memória de instruções.
	
	
	
	
	
	Somente I e II são verdadeiras
	
	
	Somente I e III são verdadeiras
	
	
	Somente II é verdadeira
	
	
	Somente II e III são verdadeiras
	
	
	Somente III é verdadeira
	
	
		5.
		Considere a comunicação entre a memória e a CPU no barramento representado abaixo. Assinale a alternativa INCORRETA:
	
	
	
	
	
	Além de um endereço indicado pela CPU, a memória depende também de sinais de ativação de leitura (RD, por exemplo) para que ela responda o valor solicitado.
	
	
	Antes de ler o valor do dado armazenado, a CPU deve configurar o barramento de endereços com o endereço e o barramento de controle para ativar a memória para leitura.
	
	
	Considerando um equipamento com um único tipo de memória, é inadequado que a memória tenha uma velocidade muito inferior à da CPU.
	
	
	A memória principal sempre terá de ser muito mais rápida que a CPU para que o computador funcione bem.
	
	
	Considerando as velocidades típicas de memória principal e da CPU de computadores modernos, caso não exista memória cache, a leitura de um dado na memória não podeser feita imediatamente após a configuração da seleção de endereços, sendo necessário aguardar um intervalo de tempo maior ou igual ao tempo de resposta da memória.