NP202_FET.pdf

Prévia do material em texto

Capítulo 5: Transistor de Efeito de Campo - FET
5.1: Introdução
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
FET: Transistor de Efeito de CampoFET: Transistor de Efeito de Campo
((FieldField--EffectEffect TransistorTransistor))
JFET: Transistor de Efeito de Campo de JunJFET: Transistor de Efeito de Campo de Junççãoão
MOSFET: Transistor de Efeito de Campo deMOSFET: Transistor de Efeito de Campo de
Metal Metal –– ÓÓxido xido -- SemicondutorSemicondutor
Tipos de MOSFET: DepleTipos de MOSFET: Depleççãoão
IntensificaIntensificaççãoão
Capítulo 5: Transistor de Efeito de Campo - FET
5.1: Introdução
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Bipolar
Condução por 
elétrons e lacunas
TBJ
IC
IB
FET
ID
VGS
Corrente de
controle
Tensão de
controle
Unipolar
Condução só por elétrons
ou só por lacunas
Base
Coletor
Emissor
Porta 
(Gate)
Fonte 
(Source)
Dreno 
(Drain)
Capítulo 5: Transistor de Efeito de Campo - FET
5.1: Introdução
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
COMPARACOMPARAÇÇÃO ENTRE TBJ E FETÃO ENTRE TBJ E FET
CARACTERÍSTICA TBJ FET
Impedância de entrada menor maior
Sensibilidade a variações do sinal aplicado maior menor
Ganho de tensão maior menor
Estabilidade quanto a variações de temperatura menor maior
Tamanho maior menor
Consumo de potência para o controle maior menor
Geração de ruído maior menor
Capítulo 5: Transistor de Efeito de Campo - FET
5.2: Construção e Características do JFET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Fonte
Dreno
Gate
Dreno (D)
Fonte (S)
Gate (G)
Contatos
ôhmicos
Região de
Depleção sem 
polarização
Região de
depleção
Canal n 
Região de
Depleção sem 
polarização
JFET de canal nJFET de canal n
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.2: Construção e Características do JFET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
JFET de canal n (JFET de canal n (VGS = 0 V e VDS > 0)
Canal n
O potencial positivo aplicado ao terminal 
Dreno atrai elétrons livres do canal n, 
estabelecendo uma corrente elétrica 
denominada ID (corrente entre dreno e fonte).
Região de
depleção
Capítulo 5: Transistor de Efeito de Campo - FET
5.2: Construção e Características do JFET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
JFET de canal n (VJFET de canal n (VGSGS = 0 [V] e V= 0 [V] e VDSDS ≥≥ Tensão de Tensão de PinchPinch--offoff))
Quando ocorre o estrangulamento (Pinch-off) a corrente de 
Dreno ID não se anula. Os portadores de carga atravessam 
o estrangulamento num fluxo constante (saturação). 
Nessa condição, temos ID = IDSS→ Corrente entre Dreno e 
Fonte de Saturação, que corresponde ao máximo valor 
que ID pode assumir na condição VGS = 0 V. .
Na saturação, valores de VDS acima da tensão de Pinch-off
provocam um aumento na região de confronto entre as 
duas regiões de depleção, caracterizando um proporcional 
aumento da resistência do canal e, desta forma, a corrente 
ID é mantida constante, ou seja, o JFET irá se comportar 
como uma fonte de corrente.
Carga
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.2: Construção e Características do JFET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Nível de saturação
Aumento da resistência 
devido ao estreitamento 
do canal
Resistência do canal n 
VPinch-off
JFET de canal nJFET de canal n
Capítulo 5: Transistor de Efeito de Campo - FET
5.2: Construção e Características do JFET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Ao se estabelecer um potencial de Gate
menor do que o de Fonte, a tensão de 
estrangulamento (Pinch-off) diminuirá e o 
JFET irá saturar com um valor de corrente de 
dreno ID menor do que IDSS. Isso ocorre pois 
VGS < 0 faz com que tenhamos, para um 
mesmo valor de VDS, uma maior tensão 
reversa aplicada entre o Gate e o canal, o que 
aumenta a largura das regiões de depleção, 
tornando o canal mais estreito.
O desligamento (corte) do JFET ocorrerá
quando, em módulo, VGS for igual à tensão de 
Pinch-off que define IDSS. Ao valor de VGS que 
desliga (corta) o JFET denominamos VP, 
VGS(off) ou VGS(desligado).
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
JFET de canal n (JFET de canal n (VGS < 0 V e VDS > 0)
Capítulo 5: Transistor de Efeito de Campo - FET
5.2: Construção e Características do JFET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Tensão de Pinch-off : Corresponde ao valor da tensão aplicada entre Dreno 
e Fonte que provoca o estrangulamento do Canal e, consequentemente a 
saturação da corrente de dreno. 
IDSS: Corresponde à máxima corrente de saturação que flui entre Dreno e 
Fonte, definida para VGS = 0 e VDS ≥ VPinch-off.
VP, VGS(off) ou VGS(desligado): Corresponde ao valor da tensão aplicada entre 
Gate e Fonte que resulta em ID = 0, para qualquer valor de VDS, ou seja, 
que “corta” (desliga) o JFET. O valor de VP é negativo para JFET de canal 
n e positivo para JFET de canal p.
DefiniDefiniççõesões
Capítulo 5: Transistor de Efeito de Campo - FET
5.2: Construção e Características do JFET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
JFET de canal pJFET de canal p
Capítulo 5: Transistor de Efeito de Campo - FET
5.2: Construção e Características do JFET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
SSíímbolos para o JFETmbolos para o JFET
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Canal n Canal p
Capítulo 5: Transistor de Efeito de Campo - FET
5.3: Curvas Características do JFET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
(a) Região de Saturação: VGS = 0 e ID = IDSS
VP < VGS ≤ 0 ; ID = ID(sat) e VDS ≥ VPinch-off
(b) Região de Corte: VGS ≤ VP e ID = 0
VGS ≤ VP ; ID = 0 e VDS ≥ 0
(c) Região ôhmica:
VP < VGS < 0 ; 0 < ID < ID(sat) e 0 < VDS < VPinch-off
Capítulo 5: Transistor de Efeito de Campo - FET
5.3: Curvas Características do JFET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Lugar geométrico dos valores da tensão de Pinch-off
Região de SaturaçãoRegião
ôhmica
VPinch-off
2)1( PGS
o
d VV
r
r
−
=
JFET de canal nJFET de canal n
Capítulo 5: Transistor de Efeito de Campo - FET
5.3: Curvas Características do JFET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
JFET de canal pJFET de canal p
Região de Saturação
Região de 
rupturaRegião
ôhmica
VPinch-off
Capítulo 5: Transistor de Efeito de Campo - FET
5.3: Curvas Características do JFET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Curvas CaracterCurvas Caracteríísticassticas
Lugar geométrico dos valores de pinch-off
Região Ôhmica
Região de Saturação
Pontos de Constrição – Pinch-off (VDS = VGS – VP)
Capítulo 5: Transistor de Efeito de Campo - FET
5.3: Curvas Características do JFET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Curva CaracterCurva Caracteríística de Transferênciastica de Transferência








−=





−=
DSS
D
PGS
P
GS
DSSD I
IVVou
V
VII 11
2
0
25050
50030
0
=⇒=
⋅=⇒⋅=
⋅≅⇒⋅=
=⇒=
DPGS
DSSDPGS
DSSDPGS
DSSDGS
IVV
I,IV,V
I,IV,V
IIV
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
DSSI
2
DSSI
4
DSSI
PV PV,50 PV,30
Capítulo 5: Transistor de Efeito de Campo - FET
5.3: Curvas Características do JFET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
RelaRelaçções Importantes (JFET x TBJ)ões Importantes (JFET x TBJ)
+
_
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.3: Curvas Características do JFET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Lugar geométrico dos valores da tensão de Pinch-off
VDS máx
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Região de OperaRegião de Operaçção do JFETão do JFET
Vpinch-off
Região de Operação normal para 
Amplificadores Lineares
Capítulo 5: Transistor de Efeito de Campo - FET
5.4: Folhas de Dados JFET (Data Sheet)
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Data Data SheetSheet do JFET do JFET –– 2N54572N5457
Capítulo 5: Transistor de Efeito de Campo - FET
5.4: Folhas de Dados JFET (Data Sheet)
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Data Data SheetSheet do JFET do JFET –– 2N54572N5457
Capítulo 5: Transistor de Efeito de Campo - FET
5.5: MOSFET tipo Depleção
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Zin do MOSFET >> Zin do JFET
MOSFET = IGFET (Porta Isolada)Canal n 
(Dreno)
Contatos
metálicos
(Gate)
Regiões dopadas tipo n(Fonte)
(Substrato)
Dióxido de Silício
(dielétrico)
Material p 
Substrato
ConstruConstruçção Bão Báásicasica
SS
Capítulo 5: Transistor de Efeito de Campo - FET
5.5: MOSFET tipo Depleção
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
O potencial positivo aplicado ao 
Dreno atrai elétrons livres 
presentes no canal, 
estabelecendo uma corrente 
elétrica entre o dreno e a fonte 
denominada ID.
IDSS corresponde ao valor de 
ID(sat), para VGS = 0 [V]. 
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
OperaOperaçção para Vão para VGSGS = 0 e V= 0 e VDSDS > 0> 0
Material p 
Substrato
Capítulo 5: Transistor de Efeito de Campo - FET
5.5: MOSFET tipo Depleção
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
O potencial negativo aplicado 
ao Gate repele elétrons livres 
do canal tipo n e atrai lacunas 
do substrato tipo p, provocando 
recombinações de pares 
elétron-lacuna e, portanto, 
diminuindo a quantidade de 
elétrons livres disponíveis no 
canal para a condução. Assim, 
quanto mais negativa a 
polarização do Gate, maior a 
taxa de recombinação e, 
consequentemente, menor será
a corrente de saturação entre 
Dreno e Fonte, ID(sat)
Canal n
Lacunas atraídas 
pelo potencial 
negativo aplicado 
ao Gate
Processo de
recombinação
Material p 
Substrato
Contatos
metálicos
Camada de SiO2
Elétrons repelidos pelo potencial 
negativo aplicado ao Gate
OperaOperaçção para Vão para VGSGS < 0 e V< 0 e VDSDS > 0> 0
Capítulo 5: Transistor de Efeito de Campo - FET
5.5: MOSFET tipo Depleção
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
OperaOperaçção para Vão para VGSGS > 0 e V> 0 e VDSDS > 0> 0
I
S 
= I
D 
> I
DSS
O potencial positivo aplicado ao 
Gate atrai elétrons livres 
(portadores minoritários) do 
substrato tipo p para o canal 
tipo n, os quais serão somados 
aos elétron livres (portadores 
majoritários do canal) para 
compor a corrente entre Dreno 
e Fonte (ID), aumentando sua 
intensidade. Assim, quanto 
maior o potencial positivo 
aplicado ao Gate, maior será a 
corrente ID(sat)
e
e
e
e
Elétrons atraídos para o canal n pelo 
potencial positivo aplicado no Gate
Material p 
Substrato
Capítulo 5: Transistor de Efeito de Campo - FET
5.5: MOSFET tipo Depleção
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Curvas CaracterCurvas Caracteríísticassticas
Modo
depleção
Eq. de Shockley
2
1 





−=
P
GS
DSSD V
VII
Curva de 
Transferência
Modo
intensificação
Capítulo 5: Transistor de Efeito de Campo - FET
5.5: MOSFET tipo Depleção
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
MOSFET Tipo DepleMOSFET Tipo Depleçção de Canal pão de Canal p
Capítulo 5: Transistor de Efeito de Campo - FET
5.5: MOSFET tipo Depleção
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Canal n Canal p
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
SSíímbolos para o MOSFET tipo Deplembolos para o MOSFET tipo Depleççãoão
Capítulo 5: Transistor de Efeito de Campo - FET
5.5: MOSFET tipo Depleção
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Data Data SheetSheet do MOSFET 2N3797 do MOSFET 2N3797 –– Canal n Canal n -- DepleDepleççãoão
Capítulo 5: Transistor de Efeito de Campo - FET
5.5: MOSFET tipo Depleção
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Data Data SheetSheet do MOSFET 2N3797 do MOSFET 2N3797 –– Canal n Canal n -- DepleDepleççãoão
Capítulo 5: Transistor de Efeito de Campo - FET
5.6: MOSFET tipo Intensificação
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
ConstruConstruççãoBão Báásicasica
sem canal
(Dreno)
Contatos
metálicos
(Gate)
Região dopada
tipo n(Fonte)
(Substrato)
Região dopada
tipo n
Material p 
Substrato
Se aplicarmos uma 
tensão VDS > 0 [V], não 
haverá corrente entre 
Dreno e Fonte (ID),
pois não há canal 
formado entre os 
terminais de Dreno e 
de Fonte.
Capítulo 5: Transistor de Efeito de Campo - FET
5.6: MOSFET tipo Intensificação
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Camada 
isolante
Elétrons minoritáriosatraídos pelo potencial positivo aplicado ao Gate (canal n induzido)
Região esvaziada (depleção) de portadores tipo p (lacunas)
Lacunas repelidas pelo 
potencial positivo da porta
Deslocamento de Lacunas e ElDeslocamento de Lacunas e Eléétronstrons
Material p 
Substrato + -
Elétron 
Minoritário
+
Lacuna 
Minoritária
+
Lacuna 
Majoritária
-
-
+
Par elétron- lacuna gerado 
pela ionização térmica
Lacuna gerada pelo 
processo de dopagem 
Capítulo 5: Transistor de Efeito de Campo - FET
5.6: MOSFET tipo Intensificação
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
OperaOperaçção para 0 < Vão para 0 < VGSGS ≤≤ VVGS(GS(ThTh))
Camada 
isolante
Elétrons minoritários atraídos pelo potencial positivo aplicado ao Gate (canal n induzido)
Região esvaziada (depleção) de portadores tipo p (lacunas)
Aplicando um potencial positivo ao 
Gate, as lacunas próximas à
camada isolante de SiO2 serão 
pressionadas a penetrar no 
substrato p, resultando em uma 
região de depleção próxima à
camada isolante. Simultaneamente, 
elétrons, portadores minoritários do 
substrato p, serão atraídos pelo 
terminal do Gate e se acumularão 
próximos à camada isolante. Ao 
valor de VGS que concentra elétrons 
em número suficiente para suportar 
uma corrente entre Dreno e Fonte 
denominamos Tensão de Limiar e 
representamos por VGS(Th) ou VT.
Lacunas repelidas pelo 
potencial positivo da porta
Material p 
Substrato
Capítulo 5: Transistor de Efeito de Campo - FET
5.6: MOSFET tipo Intensificação
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
OperaOperaçção para Vão para VGSGS ≥≥ VTVT e Ve VDS DS > 0> 0
Camada 
isolante
Região esvaziada (depleção) de portadores tipo p (lacunas)
Lacunas repelidas pelo 
potencial positivo da porta
Aplicando uma tensão VGS ≥ VGS(Th),
será induzido um canal entre o 
Dreno e a Fonte. Para VDS > 0
será estabelecida uma corrente de 
Dreno (ID).
Assim , para VDS > 0:
VGS < VGS(Th) ⇒⇒⇒⇒ ID = 0
VGS ≥ VGS(Th) ⇒⇒⇒⇒ ID > 0
Material p 
Substrato
Elétrons atraídos pelo potencial positivo aplicado ao Gate (canal n induzido)
Capítulo 5: Transistor de Efeito de Campo - FET
5.6: MOSFET tipo Intensificação
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
SaturaSaturaçção do MOSFET Tipo Intensificaão do MOSFET Tipo Intensificaççãoão
Pinch-off (início)
Região de depleção Uma vez criado o canal (VGS ≥ VGS(Th)), 
para um valor fixo de VGS a corrente ID
irá aumentar com o aumento da 
tensão VDS. A medida em que VDS
aumenta, a tensão VDG também 
aumenta ficando menos negativa e, 
dessa forma, o Gate ficará cada vez 
menos positivo em relação ao Dreno, 
provocando uma redução na largura 
do canal na região próxima ao 
terminal do Dreno. A largura do canal 
será reduzida com o aumento de VDS
até o ponto de pinch-off,o que 
estabelecerá uma condição de 
saturação da correte de Dreno. 
Material p 
Substrato
GSDSDG VVV −=
S
Capítulo 5: Transistor de Efeito de Campo - FET
5.6: MOSFET tipo Intensificação
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
SaturaSaturaçção do MOSFET Tipo Intensificaão do MOSFET Tipo Intensificaççãoão
Pinch-off (início)
Região de depleção
Material p 
Substrato
GSDSDG VVV −=
S
DGGSDS VVV +=
)Th(GSDG VV (max) −=
Valor da tensão VDS que satura o 
MOSFET tipo Intensificação 
)Th(GSGSDS VVV )sat( −=
)sat()sat( DDDSDS II VV Para =⇒≥
Capítulo 5: Transistor de Efeito de Campo - FET
5.6: MOSFET tipo Intensificação
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Curvas CaracterCurvas Caracteríísticassticas
Lugar geométrico de VDS(sat) Curva Característica de 
Transferência (VGS ≥ VGS(Th))
2)VV(kI )Th(GSGSD −=
O valor de k é determinado por:
Onde ID(ligado) e VGS(ligado)
correspondem às coordenadas de 
um ponto particular das curvas do 
dispositivo, para VDS > VDSsat.
2)VV(
I
k
)Th(GS)ligado(GS
) ligado(D
−
=
Ponto P qualquer
VGS(ligado) = 8 V
ID(ligado) =
2
2
3
2780
28
1010 V/mA ,)(
xk =
−
=
−
mA ) VV(,I GSD 222780 −=
VGS(Th) = +2 V
Capítulo 5: Transistor de Efeito de Campo - FET
5.6: MOSFET tipo Intensificação
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Curva CaracterCurva Caracteríística de Transferênciastica de Transferência
 )Th(GSVGSV)Th(GSGSD )VV(kI ≥−=
2
VGS(Th) = +2 V
VGS(Th)
Capítulo 5: Transistor de Efeito de Campo - FET
5.6: MOSFET tipo Intensificação
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
MOSFET Tipo IntensificaMOSFET Tipo Intensificaçção de Canal pão de Canal p
VGS(Th) = -2 VVGS(Th)
Capítulo 5: Transistor de Efeito de Campo - FET
5.6: MOSFET tipo Intensificação
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Canal n Canal p
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
SSíímbolos para o MOSFET tipo Intensificambolos para o MOSFET tipo Intensificaççãoão
Capítulo 5: Transistor de Efeito de Campo - FET
5.6: MOSFET tipo Intensificação
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Data Data SheetSheet do MOSFET 2N4351 do MOSFET 2N4351 –– Canal n Canal n -- IntensificaIntensificaççãoão
Capítulo 5: Transistor de Efeito de Campo - FET
5.6: MOSFET tipo Intensificação
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Data Data SheetSheet do MOSFET 2N4351 do MOSFET 2N4351 –– Canal n Canal n -- IntensificaIntensificaççãoão
Capítulo 5: Transistor de Efeito de Campo - FET
5.7: Polarização do FET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
JFETJFET
0≅GI
DS II =
2
1 





−=
P
GS
DSSD V
VII
2
DSSI
PV,30
Capítulo 5: Transistor de Efeito de Campo - FET
5.7: Polarizaçãodo FET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
MOSFET MOSFET -- DD
0=GI
DS II =
2
1 





−=
P
GS
DSSD V
VII
(+)
ID (+)
Capítulo 5: Transistor de Efeito de Campo - FET
5.7: Polarização do FET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
MOSFET MOSFET -- II
0=GI
DS II =
( )2)Th(GSGSD VVkI −=
( )
( ) ( )
2]VV[
I
k
ThGSligadoGS
ligadoD
−
=
ID6
ID5
ID4
ID3
ID2
ID1
VGS(Th)VGS1 VGS2 VGS3 VGS4 VGS5 VGS6
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.1: JFET com Polarização Fixa
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.1: JFET com Polarização Fixa
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Circuito Equivalente para ccCircuito Equivalente para cc
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.1: JFET com Polarização Fixa
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
GGGS VV −=
Ponto Q
DDDDDS RIVV −=
2
1 





−=
P
GS
DSSD V
VII
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
DeterminaDeterminaçção do Ponto de Operaão do Ponto de Operaççãoão
GGGS VV −=
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.1: JFET com Polarização Fixa
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 6.1: Para o circuito da figura abaixo, determine os seguintes 
parâmetros:
a) VGSQ
b) IDQ
c) VDS
d) VD
e) VG
f) VS
0VS [V]
-2VG [V]
4,75VD [V]
4,75VDS [V]
5,625IDQ [mA]
-2VGSQ [V]
Respostas
Solução Gráfica
IDQ [mA] 5,6
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.2: JFET com AutoPolarização
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.2: JFET com AutoPolarização
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
)( SDDDDDS RRIVV +−=
SDS RIV =
SDGS RIV −=
0 212 =++ kIkI DD
Circuito Equivalente para cc e Ponto de OperaCircuito Equivalente para cc e Ponto de Operaççãoão
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
][0 V VG =
SDGS RIV −=
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.2: JFET com AutoPolarização
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 6.2: Determine os seguintes parâmetros para o circuito da 
figura abaixo:
a) VGSQ
b) IDQ
c) VDS
d) VS
e) VG
f) VD
11,42VD [V]
0VG [V]
2,6VS [V]
8,82VDS [V]
2,6IDQ [mA]
-2,6VGSQ [V]
Respostas
Solução Analítica
IDQ [mA] 2,59
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.2: JFET com AutoPolarização
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 6.3: Determine o ponto quiescente para o circuito da figura
abaixo, se:
a) RS = 100 [Ω]
b) RS = 10 [KΩ]
0,46b) IDQ [mA]
-4,6b) VGSQ [V]
6,4a) IDQ [mA]
-0,64a) VGSQ [V]
Respostas
Solução Analítica
a) IDQ [mA] 6,39
b) IDQ [mA] 0,456
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.2: JFET com AutoPolarização
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 6.4: Determine os seguintes parâmetros para o circuito da
figura abaixo:
a) VGSQ
b) IDQ
c) VD
d) VG
e) VS
f) VDS
3,72VDS [V]
2,58VS [V]
0VG [V]
6,3VD [V]
3,8IDQ [mA]
-2,6VGSQ [V]
Respostas
Solução Analítica
IDQ [mA] 3,84
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.3: JFET com Polarização por Divisor de Tensão
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.3: JFET com Polarização por Divisor de Tensão
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
SDS RIV −=
DDG VRR
RV
21
2
+
=
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
DeterminaDeterminaçção do Ponto de Operaão do Ponto de Operaççãoão
SDGGS RIVV −=
0== DIGGS VV
Ponto Q
0== GSV
S
G
D R
VI
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.3: JFET com Polarização por Divisor de Tensão
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Circuito Equivalente para ccCircuito Equivalente para cc
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.3: JFET com Polarização por Divisor de Tensão
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
( )SDDDDDS RRIVV +−=
DDDDD RIVV −=
SDS RIV =
21
21 RR
VII DDRR +
==
IR1
IR2
VDD
Circuito Equivalente para ccCircuito Equivalente para cc
22RIV RG =
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.3: JFET com Polarização por Divisor de Tensão
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
8,42VDG [V]
6,64VDS[V]
3,6VS [V]
10,24VD [V]
2,4IDQ [mA]
-1,8VGSQ [V]
Respostas
Exemplo 6.5: Determine os seguintes parâmetros para o circuito da 
figura abaixo:
a) IDQ e VGSQ
b) VD
c) VS
d) VDS
e) VDG
Solução Analítica
IDQ [mA] 2,415
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.3: JFET com Polarização por Divisor de Tensão
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 6.18: Determine IDQ e VGSQ e VDS para o JFET de canal p da 
figura abaixo:
-4,7VDS [V]
3,4IDQ [mA]
1,4VGSQ [V]
Respostas
Solução Analítica
IDQ [mA] 3,32
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.4: JFET Polarizado por Duas Fontes
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
VVVV
o
oo
o
VVVV
i
ii
i
-VSS
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo- FET
5.7.4: JFET Polarizado por Duas Fontes
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
][0 V VG =
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
DeterminaDeterminaçção do Ponto de Operaão do Ponto de Operaççãoão
VVVV
SS
SSSS
SS
VGS = VSS - IDRS
+
++
+V
VV
V
SS
SSSS
SS
VVVV
SS 
SS SS 
SS 
/R/R/R/R
S
SS
S
0== DISSGS VV
0== GSV
S
SS
D R
VI
Ponto QSSSDS VRIV −=
SDSSGS RIVV −=
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.4: JFET Polarizado por Duas Fontes
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
)( SDDSSDDDS RRIVVV +−+=
DDDDD RIVV −=
SSSDS VRIV −=
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Circuito Equivalente para ccCircuito Equivalente para cc
-VSS
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.4: JFET Polarizado por Duas Fontes
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 6.6: Determine os seguintes parâmetros para o circuito da 
figura abaixo:
a) VGSQ e IDQ
b) VDS
c) VD
d) VS
7,23VDS [V]
7,58VD [V]
0,35VS [V]
6,9IDQ [mA]
-0,35VGSQ [V]
Respostas
-VSS = 10 V
Solução Analítica
IDQ [mA] 6,91
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.5: Polarização do MOSFET - D
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 6.7: Para o MOSFET tipo depleção da figura abaixo,determine
a) IDQ e VGSQ
b) VDS
10,1VDS [V]
3,1IDQ [mA]
-0,8VGSQ [V]
Respostas
Solução Analítica
IDQ [mA] 3,12
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.5: Polarização do MOSFET - D
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
150 Ω
Exemplo 6.8: Para o MOSFET tipo depleção da figura abaixo,determine
a) IDQ e VGSQ
b) VDS
3,18VDS [V]
7,6IDQ [mA]
0,35VGSQ [V]
Respostas
Solução Analítica
IDQ [mA] 7,56
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.5: Polarização do MOSFET - D
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 6.9: Para o MOSFET tipo depleção da figura abaixo,determine
a) IDQ e VGSQ
b) VD
9,46VD [V]
1,7IDQ [mA]
-4,3VGSQ [V]
Respostas
Solução Analítica
IDQ [mA] 1,77
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.5: Polarização do MOSFET - D
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 6.10: Determine VDS para o circuito da figura abaixo:
5VDS [V]
Resposta
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.6: Polarização do MOSFET - I
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
PolarizaPolarizaçção por Realimentaão por Realimentaççãoão
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.6: Polarização do MOSFET - I
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
PolarizaPolarizaçção por Realimentaão por Realimentaçção ão –– Ponto de OperaPonto de Operaççãoão
DDDDGS RIVV −=
DDDDDG RIVVV −==
[V] VS 0=
0== GSV
D
DD
D R
VI
0== DIDDGS VV
SDDDGS RIVV −=Ponto Q
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.6: Polarização do MOSFET - I
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
DDDDGS RIVV −=
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
PolarizaPolarizaçção por Realimentaão por Realimentaçção ão –– Circuito Equivalente para ccCircuito Equivalente para cc
GSDS VV =
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.6: Polarização do MOSFET - I
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 6.11: Determine IDQ,VGSQ e VDS para o MOSFET tipo
intensificação da circuito da figura abaixo:
6,4VDS [V]
2,75IDQ [mA]
6,4VGSQ [V]
Respostas
Solução Analítica
IDQ [mA] 2,79
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.6: Polarização do MOSFET - I
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
PolarizaPolarizaçção por Divisor de Tensãoão por Divisor de Tensão
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.6: Polarização do MOSFET - I
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
PolarizaPolarizaçção por Divisor de Tensão ão por Divisor de Tensão –– Ponto de OperaPonto de Operaççãoão
SDDDGS RIVRR
RV −
+
=
21
2
SDS RIV =
DDG VRR
RV
21
2
+
=
DD
S
D VRRR
RI )( 21
2
+
=
0)( 21
2
=+
=
GSVDD
S
D VRRR
RI
SDDDGS RIVRR
RV −
+
=
21
2
Ponto Q
0
21
2
=+
=
DIDDGS
V
RR
RV
DDVRR
R
21
2
+
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.6: Polarização do MOSFET - I
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
DDG VRR
RV
21
2
+
=
( )SDDDDDS RRIVV +−=
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
PolarizaPolarizaçção por Divisor de Tensãoão por Divisor de Tensão –– Circuito Equivalente para ccCircuito Equivalente para cc
SDDDGS RIVRR
RV −
+
=
21
2
DDDDD RIVV −=
SDS RIV =
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.6: Polarização do MOSFET - I
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 6.12: Determine IDQ, VGSQ e VDS para o circuito abaixo:
para
14,4VDS [V]
6,7IDQ [mA]
12,5VGS [V]
Respostas
Solução Analítica
IDQ [mA] 6,72
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.7: Considerações de Projeto
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 6.15: Determine RD e RS para o circuito da figura abaixo:
Respostas
RD [KΩ] 3,3
RS [Ω] 400
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.7: Considerações de Projeto
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 6.16: Determine RS para o circuito da figura abaixo, se 
VD = 12 [V] e VGSQ = - 2 [V]:
3,35RS [KΩ]
Resposta
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory,8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.7: Considerações de Projeto
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 6.17: Determine, para o circuito da figura abaixo, os valores de 
VDD e RD para máxima excursão do sinal de saída e ID = ID(ligado):
1,5RD [KΩ]
12VDD [V]
Respostas
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.8: Circuitos Combinados
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 6.13: Determine valores de VD e VC para o circuito abaixo:
7,32VC [V]
11,07VD [V]
Respostas
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.7.8: Circuitos Combinados
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 6.14: Determine valores de VD para o circuito abaixo:
Resposta
VD [V] 9,425
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.8: Análise do FET para Pequenos Sinais
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Transcondutância (Transcondutância (gmgm) para o JFET e MOSFET ) para o JFET e MOSFET -- DD
2
1 





−=
P
GS
DSSD V
VIIQ Ponto
GS
D
m dV
dIg =






−=
P
GS
P
DSS
m V
V
V
Ig 12
P
DSS
m V
Ig 20 =






−=
P
GS
mm V
Vgg 10
DSS
D
mm I
Igg 0=DataSheetfsm
yg =
00 =
=
GSVmm
gg
Capítulo 5: Transistor de Efeito de Campo - FET
5.8: Análise do FET para Pequenos Sinais
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Transcondutância (Transcondutância (gmgm) para o MOSFET ) para o MOSFET -- II
DataSheetfsm yg =
( )( )2ThGSGSD VVkI −=
( )( )ThGSGSm VVkg −= 2
Q Ponto
GS
D
m dV
dIg =
Capítulo 5: Transistor de Efeito de Campo - FET
5.8: Análise do FET para Pequenos Sinais
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Circuito Equivalente para Circuito Equivalente para acac
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
os
d y
r
1
=gsv
-
gsmvg
Yos→ Datasheet
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.1: JFET com Polarização Fixa
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.1: JFET com Polarização Fixa
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Modelo equivalente Modelo equivalente acac
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.1: JFET com Polarização Fixa
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Gi RZ = Dd RrDDdo RRrZ 10 ≥≅=
Dd RrDmDdmv RgRrgA 10 ) ( ≥−≅−=
O sinal negativo indica que corre um desvio de fase de 
180º entre os sinais de entrada e saída
Parâmetros Parâmetros acac
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.1: JFET com Polarização Fixa
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 9.7: Sabendo-se que yos = 40 [µS], determine para o circuito 
abaixo:
a) gm
b) rd
c) Zi
d) Zo
e) Av.
Respostas
gm [mS] 1,88
rd [KΩ] 25
Zi [MΩ] 1
Zo [KΩ] 1,85
Av -3,48
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.2: JFET com AutoPolarização
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.2: JFET com AutoPolarização
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
XCS ≈ 0 Ω
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Modelo equivalente Modelo equivalente acac
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.2: JFET com AutoPolarização
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
O sinal negativo indica que corre uma inversão de fase 
entre os sinais de entrada e saída
Dd RrDDdo RRrZ 10 ≥≅=
Dd RrDmDdmv RgRrgA 10 ) ( ≥−≅−=
Gi RZ =
Parâmetros Parâmetros acac
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.2: JFET com AutoPolarização
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exercício 9.16: Determine Zi, Zo e Av para o circuito da figura abaixo se 
Yfs= 3000 [µS] e Yos= 50 [µS]
Respostas
Zi [MΩ] 10
Zo [KΩ] 2,83
Av -8,49
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.3: FET com Divisor de Tensão
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
JFET MOSFET - D MOSFET - I
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.3: FET com Divisor de Tensão
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Modelo equivalente Modelo equivalente acac
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.3: FET com Divisor de Tensão
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
O sinal negativo indica que os sinais de entrada e saída 
estão defasados de 180º
21 RRZi =
Dd RrDmDdmv RgRrgA 10 ) ( ≥−≅−=
Dd RrDDdo RRrZ 10 ≥≅=
Parâmetros Parâmetros acac
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.3: FET com Divisor de Tensão
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
-8,05Av
1,77Zo [KΩ]
9,17Zi [MΩ]
100rd [KΩ]
4,47gm [mS]
Respostas
Exercício 9.11: Para o circuito da figura abaixo, determine gm e rd e 
esboce o circuito equivalente ac, indicando os valores de Zi,Zo e Av.
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.3: FET com Divisor de Tensão
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exercício 9.43: Determine Zi,Zo e a tensão de saída para o circuito da 
figura abaixo se Vi = 0,8 [mV] e rd = 40[KΩ].
Respostas
gm [mS] 1,44
Zi [MΩ] 8
Zo [KΩ] 3,048
Av -4,39
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.4: JFET Dreno Comum
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.4: JFET Dreno Comum
Prof. PedroSergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Modelo equivalente Modelo equivalente acac
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.4: JFET Dreno Comum
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Ird IRS
Modelo equivalente Modelo equivalente acac
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.4: JFET Dreno Comum
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
S
o
d
o
ogsm R
V
r
VIVg +=+ogsi VVV += )R ( Sdgsmo rVgV =
Equacionando as malhas de entrada e saída, podemos escrever que:
O que resulta em:
Sd Rr
m
S
m
Sdo g
R
g
RrZ
 10 
1
 
1
 ≥≅=
( )
( ) Sd RrSm
Sm
Sdm
Sdm
v Rg
Rg
Rrg
Rrg
A 10 1 1
 
≥+
≅
+
=
E, ainda podemos ver que: Gi RZ =
Parâmetros Parâmetros acac
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.4: JFET Dreno Comum
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 9.9: Para VGS = - 2,86 [V] e IDQ = 4,56 [mA], determine gm, rd, Zi,
Zo e AV para o circuito da figura abaixo. Verifique se o ponto de operação 
especificado está correto.
Respostas
gm [mS] 2,28
rd [KΩ] 40
Zi [MΩ] 1
Zo [Ω] 365,52
Av 0,83
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.5: JFET Porta Comum
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.5: JFET Porta Comum
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Modelo equivalente Modelo equivalente acac
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.5: JFET Porta Comum
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Modelo equivalente Modelo equivalente acac modificadomodificado
-
gmvgsrd
Is Io
Ii
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.5: JFET Porta Comum
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Substituindo a fonte de corrente gmVgs por seu equivalente Thevenin e
equacionando as malhas de entrada e saída, podemos escrever que:
o
S
i
i IR
VI +=
Dd
dgsmi
o Rr
rVgV
I
+
−
=
igs VV −= ododgsmi VrIrVgV ++=
D
o
o R
VI =
O que resulta em:
Dd RrS
dm
Dd
Si Rrg
RrRZ
 10 
mg
1
 
1
 ≥≅





+
+
=
Dd RrDmD
Dd
dm
v RgRRr
rgA
 10 
)1(
≥≅+
+
=
E, ainda podemos ver que: 
Dd RrDdDo RrRZ 10 ≥≅=
Parâmetros Parâmetros acac
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.5: JFET Porta Comum
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Respostas
gm [mS] 2,25
rd [KΩ] 20
Zi [Ω] 350
Zo [KΩ] 3,05
Vo [mV] 280,8
Exemplo 9.10: Para VGS = - 2,2 [V] e IDQ = 2,03 [mA], determine gm, rd, Zi,
Zo e Vo para o circuito da figura abaixo. Verifique se o ponto de operação 
especificado está correto.
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.6: MOSFET – I com Realimentação
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.6: MOSFET – I com Realimentação
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Modelo equivalente do MOSFET- I com realimentação
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Modelo equivalente Modelo equivalente acac
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.6: MOSFET – I com Realimentação
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
F
oi
i R
VVI −=
DR d
o
gsmi r
VVgI += igs VV =
Equacionando a malha de entrada, podemos escrever que:
O que resulta em:
DdDdF 10R r e )R 10(r R
Dm
D
 
1)R (g1
R 
≥≥+
≅
+
+
=
Dm
F
d
dF
i Rg
R
r
rR
Z
 Rg)R r R(gA
DdDdF 10R r e )R 10(r RDmDdFmv ≥≥−≅−=
E, ainda podemos ver que: 
DdDdF 10R r e )R 10(r RDd R r ≥≥≅= DFo RRZ
Parâmetros Parâmetros acac
Capítulo 5: Transistor de Efeito de Campo - FET
5.8.6: MOSFET – I com Realimentação
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 9.12: Determine gm, rd, Zi,Zo e Av para o circuito abaixo:
Respostas
gm [mS] 1,63
rd [KΩ] 50
Zi [MΩ] 2,53
Zo [KΩ] 2
Av -3,21
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.9: Projeto de Amplificadores com FET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 9.13: Projete o circuito abaixo de forma que o mesmo 
apresente uma impedância de entrada de 10 [MΩ] e um ganho de 
tensão igual a 10.
RG
Respostas
RD [KΩ] 2
RG [MΩ] 10
Robert L. Boylestad and Louis Nashelsky
Electronic Devices and Circuit Theory, 8e
Capítulo 5: Transistor de Efeito de Campo - FET
5.9: Projeto de Amplificadores com FET
Prof. Pedro Sergio Monti – Prof. Geraldo Gil R. Gomes
NP 202 – Eletrônica Analógica I – 1º Semestre de 2015
Exemplo 9.14: Projete o circuito abaixo de forma que o mesmo 
apresente uma impedância de entrada de 100 [MΩ] e um ganho de 
tensão igual a 8. O valor de gm deve ser relativamente alto e definido 
para VGSQ = 0,25 VP.
180RS [KΩ]
100RG [MΩ]
2,2RD [KΩ]
Respostas