Baixe o app para aproveitar ainda mais
Prévia do material em texto
Capítulo 2Capítulo 2 Organização de Sistemas Organização de Sistemas ComputacionaisComputacionais Prof. Minoru CCF210-Arq.e Org.de Computadores I 2 2.1 Processadores2.1 Processadores A organização de um computador simples com uma CPU e dois dispositivos de E/S Prof. Minoru CCF210-Arq.e Org.de Computadores I 3 2.1.1 Organização do Processador O caminho de dados de uma típica máquina de Von Neumann Prof. Minoru CCF210-Arq.e Org.de Computadores I 4 2.1.2 Execução de Instruções A grosso modo: 1. Busca da próxima instrução na memória e armazenamento da instrução no instruction register (IR). 2. Atualização do valor do program counter (PC), fazendo- o apontar para a instrução seguinte. 3. Determinação do tipo da instrução que está armazenado no registrador de instruções. 4. Se a instrução precisar de uma palavra armazenada na memória, nesse passo deve ser determinado onde essa palavra está armazenada. 5. Busca da palavra, se necessário, e armazenamento em um dos registradores do processador. 6. Execução da instrução. 7. Guardar resultado, se necessário. 8. Retorno ao passo 1 para iniciar a execução da instrução seguinte. Prof. Minoru CCF210-Arq.e Org.de Computadores I 5 Wilkes (1951) propôs um projeto de computadores simples e mais baratos Os computadores mais simples, com instruções interpretadas, com vantagens: 1. A capacidade de corrigir no campo eventuais erros nas implementação de instruções. 2. A oportunidade de incorporar novas instruções às máquinas existentes, a um custo muito baixo, mesmo depois de as mesmas terem sido despachadas para o cliente. 3. Projeto estruturado que permitia o desenvolvimento, o teste e a documentação de instruções complexas de maneira muito eficiente. Prof. Minoru CCF210-Arq.e Org.de Computadores I 6 2.1.3 RISC versus CISC 1970 – Projeto de processadores com instruções muito complexas, cuja implementação era facilitada com emprego de interpretadores. Minimizar “gap semântico” – distância entre a linguagem de programação e o que realmente a máquina consegue realizar 1980 – Projeto de processadores sem interpretadores, liderado por David Patterson e Carlo Séquin, ednominado RISC. 1981 – John Hennessy - MIPS Prof. Minoru CCF210-Arq.e Org.de Computadores I 7 RISC – Reduced Instruction Set Computer – 50 instruções CISC – Complex Instruction Set Computer – 200 a 300 intruções Prof. Minoru CCF210-Arq.e Org.de Computadores I 8 2.1.4 Princípios de Projeto para Computadores Modernos Alguns princípios que a maioria dos projetistas se esforçam a alcançar: Todas as instruções são diretamente executadas por hardware Maximizar a taxa à qual as instruções são executadas As instruções precisam ser facilmente decodificadas Somente instruções de Load e Store devem referenciar a memória Projetar uma máquina com muitos registradores Prof. Minoru CCF210-Arq.e Org.de Computadores I 9 2.1.5 Paralelismo no Nível das Instruções O desafio dos projetistas é melhorar cada vez mais a performance das máquinas. O paralelismo pode ser feito de 2 maneiras: a nível de instrução e a nível do processador Execução em Pipeline IBM Stretch(1959): buffer de pré-busca (prefetch buffer) -> execução da instrução em 2 partes: a busca e a efetiva execução Prof. Minoru CCF210-Arq.e Org.de Computadores I 10 a) Pipeline de cinco estágios. b) Estado de cada estágio em função do tempo. São ilustrados nove ciclos de relógio. Prof. Minoru CCF210-Arq.e Org.de Computadores I 11 O processamento em pipeline estabelece uma relação entre: Latência: tempo que uma instrução demora para ser executada Banda passante: quantidade de instruções que o processador executa MIPS Prof. Minoru CCF210-Arq.e Org.de Computadores I 12 Arquiteturas Superescalares – Processador com pipelines duplos de cinco estágios com uma unidade de busca de instrução em comum. Prof. Minoru CCF210-Arq.e Org.de Computadores I 13 Ideia dos processadores com arquitetura superescalar em 1987 Prof. Minoru CCF210-Arq.e Org.de Computadores I 14 2.1.6 Paralelismo no Nível do Processador Computadores Matriciais Processador matricial do tipo ILLIAC IV. Prof. Minoru CCF210-Arq.e Org.de Computadores I 15 Computadores Vetoriais – Parecidos com os processadores matriciais – Grande fabricante Cray Instruções SIMD – Single Instruction Multiple Data Atualmente as instruções MMX e SSE funcionam de forma semelhante Prof. Minoru CCF210-Arq.e Org.de Computadores I 16 Multiprocessadores a) Multiprocessador com barramento único. b) Multicomputador com memórias locais. Prof. Minoru CCF210-Arq.e Org.de Computadores I 17 Multiprocessadores a) Multiprocessador com barramento único. b) Multicomputador com memórias locais. Prof. Minoru CCF210-Arq.e Org.de Computadores I 18 Multicomputadores Cluster caseiro Prof. Minoru CCF210-Arq.e Org.de Computadores I 19 Cluster da NASA Prof. Minoru CCF210-Arq.e Org.de Computadores I 20 Prof. Minoru CCF210-Arq.e Org.de Computadores I 21 Slide 1 Slide 2 Slide 3 Slide 4 Slide 5 Slide 6 Slide 7 Slide 8 Slide 9 Slide 10 Slide 11 Slide 12 Slide 13 Slide 14 Slide 15 Slide 16 Slide 17 Slide 18 Slide 19 Slide 20 Slide 21
Compartilhar