Apostila MCM 09

Prévia do material em texto

MÓDULO MCM-9
ELETRÔNICA DIGITAL 2
ÍNDICE
 Página
* LIÇÃO D12: Multiplexadores e demultiplexadores ...................................02
* LIÇÃO D13: Contadores assíncronos e síncronos ...................................13
* LIÇÃO D14: Simulador de semáforo ..........................................................24
* LIÇÃO D15: Contadores/frequencîmetros .................................................30
 
* LIÇÃO D16: Sistemas de transmissão e recepção digitais ......................37
APÊNDICE A “Data sheets” ...........................................................................47
�
LIÇÃO D12
MULTIPLEXADORES E DEMULTIPLEXADORES
Objetivos:
A técnica dos multiplexadores.
Os multiplexadores integrados.
Análise e verificação do circuito integrado SN74LS153.
Análise dos demultiplexadores.
Demultiplexadores com “latch”.
O demultiplexador integrado SN74LS155.
Exemplo de utilização.
Material disponível
Unidade básica para sistemas IPES (fonte de alimentação mod. PSU/EV com suporte para módulos mod. MU/EV e Unidade de Controle Individual mod. SIS1/SIS2/SIS3);
Módulo de experimentação mod. MCM9/EV;
Multímetro;
Osciloscópio.
�
D12.1 Noções Teóricas
Multiplexadores
Os seletores eletrônicos também denominados multiplexadores são circuitos empregados para selecionar entre vários sinais de entrada o que se quer enviar até a saída.
As aplicações dos multiplexadores são numerosas e vão desde os conversores paralelo / série, até os geradores de seqüências, a interrupção de registros, a transmissão de dados, etc.
Na fig. D12.1 é ilustrado o esquema elétrico de um seletor de duas entradas com sua tabela verdade.
Se a entrada de “Strobe” é alta (não ativa) o dispositivo é desativado.
Pelo contrário, quando é ativa, as linhas de seleção (no nosso caso a 1A) fazem com que as entradas sejam altas só em uma porta AND, a exceção da linha de entrada Xn.
Desta maneira, para que a saída da porta AND e a do multiplexador sejam altas ou baixas, dependerá somente da entrada Xn.
Normalmente, os multiplexadores disponíveis no mercado são encontrados de forma integrada, em chips de integração de meia escala.
Fig. D12.1
Multiplexadores integrados
A família lógica TTL abrange uma série completa de multiplexadores, entre os quais os mais importantes são:
- os quádruplos de 2 entradas: SN74157 e 74158
- os duplos de 4 entradas: SN74153
- os simples de 8 entradas: SN74151
- os simples de 16 entradas: SN74150
A seguir, descreveremos o circuito integrado SN74LS153 onde estão incorporados dois multiplexadores de 4 entradas.
Tendo duas entradas de seleção que atuam em ambos os seletores, duas entradas de ativação (que normalmente devem ser altas), quatro entradas por cada canal e, por último, duas saídas.
Na fig. D12.2 mostra os pinos deste circuito integrado, e na fig. D12.3 seu símbolo lógico. 
A fig. D12.4 por sua vez, ilustra o esquema elétrico do seu interior para facilitar a compreensão do seu funcionamento. 
Fig. D12.3
 Fig. D12.4
Demultiplexadores de duas saídas
Os demultiplexadores são dispositivos lógicos usados para transmitir dados binários do tipo série (ou seja, dados provenientes de uma só linha) para uma das linhas N de saída do circuito, e entre estas, a selecionada com a direção.
Na fig. D12.5 é ilustrado o circuito de um demultiplexador simples de duas saídas.
O sinal de entrada é aplicado simultaneamente em ambas as portas lógicas.
Este flip-flop seleciona e ativa separadamente uma da outra, fazendo com que o sinal S seja enviado ao canal A, ou ao canal B segundo a seleção da tabela da fig. D12.5.
A aplicação mais importante do demultiplexador é de converter números binários, da forma em série para a forma paralela.
Fig. D12.5
�
Demultiplexador com latch (ferrolho)
Na fig. D12.6 é mostrado um demultiplexador com “latch” que possui um contador de 4 bits, do multiplexador propriamente dito e quatro simples latch para memorizar os dados.
Depois de ter colocado a zero o contador em correspondência com cada pulso de clock, selecionar a porta lógica para ativação, segundo as seqüências indicadas na fig. D12.7.
Através desta porta lógica o dado D é enviado até uma das quatro saídas do circuito, para ser memorizado.
Fig. D12.6
Fig. D12.7
Demultiplexador SN 74LS155
Como no caso dos multiplexadores, a família lógica TTL apresenta uma série completa de circuitos integrados que funcionam como demultiplexadores.
Analisemos o demultiplexador de 4 saídas denominado SN74LS155.
Contém dois circuitos internos de decodificação idênticos de 1 até 4 linhas, com controles de “Strobe” (desativação) individuais e entradas comuns para os endereços binários.
Os sinais de “Strobe” individuais permitem ativar ou desativar cada uma das duas seções de 4 bits.
O dado introduzido pela entrada 1C se inverte na saída, enquanto que o da entrada 2C não se inverte.
Estes tipos de circuitos também podem ser utilizados como decodificador binário - decimal, colocando uma entrada sempre em estado lógico ativo.
Na fig. D12.8 é representada a tabela verdade da seção 1 e o pino do circuito integrado SN 74LS155, enquanto que na fig. D12.9 é ilustrado o esquema elétrico interno.
Fig. D12.8
Fig. D12.9
D12.2 Exercícios
MCM9 Desconectar todos os jumpers
SIS1 Colocar todos os interruptores na posição “OFF”
SIS2 Introduzir o código de lição: D12
Montar o circuito da fig. D12.10
Colocar os interruptores SW1, SW2 e SW3 na posição “OFF”.
Q1. Nestas condições, qual das entradas D1, D2, D3 e D4 está conectada com a saída?
 SET
 A B
 1 3 A D1.
 2 1 A D2.
 3 4 A D3.
 4 2 A D4.
Colocar os interruptores SW1 e SW2 na posição “OFF”, e o SW3 na posição “ON”.
Q2. Que função foi realizada agora?
 SET
 A B
 1 3 O nível lógico de D3 é enviado até a saída.
 2 4 O circuito não está habilitado.
 3 2 O nível lógico de D2 é enviado até a saída.
 4 1 O nível lógico de D1 é enviado até a saída.
SIS1 Colocar o interruptor na posição “ON”
SIS2 Pressione “INS”
Mudar o nível lógico dos sinais aplicados mediante SW1, SW2 e SW3 para verificar o funcionamento do circuito nesta situação.
Q3. Qual das seguintes anomalias foi verificada?
 SET
 A B
 1 4 O circuito não está alimentado.
 2 2 O Led LD1 não funciona (está sempre desligado).
 3 1 O circuito nunca é habilitado.
 4 3 As entradas A e B selecionam sempre a mesma entrada.
SIS1 Colocar o interruptor S1 na posição “OFF”
Colocar os interruptores SW1 e SW3 na posição “OFF”, e o SW2 na “ON”.
Q4. Que função foi realizada agora?
 SET
 A B
 1 3 O nível lógico de D3 é enviado até a saída.
 2 1 O nível lógico de D2 é enviado até a saída.
 3 4 O circuito não está habilitado.
 4 2 O nível lógico de D1 é enviado até a saída.
Montar o circuito da fig. D12.11.
Colocar os interruptores SW1 na posição “ON”, e os interruptores SW2, SW3 e SW4 na posição “OFF”.
Fig. D12.11
Q5. Que saída é habilitada nestas condições?
 SET
 A B
 1 5 Nenhuma (o circuito não está habilitado).
 2 1 A 1Y.
 3 4 A 2Y.
 4 2 A 3Y.
 5 3 A 2Y, 3Y e 4Y ao mesmo tempo.
Colocar os interruptores SW1 e SW3 na posição “ON”, e os interruptores SW2 e SW4 na posição “OFF”.
Q6. Que função é realizada?
 SET
 A B1 3 O circuito não está habilitado.
 2 5 O sinal da entrada “data” é aplicado (invertido) na saída Y1.
 3 4 O sinal da entrada “data” é aplicado (invertido) na saída Y2.
 4 2 O sinal da entrada “data” é aplicado (invertido) na saída Y3.
 5 1 O sinal da entrada “data” é aplicado (invertido) na saída Y4.
SIS1 Colocar o interruptor S7 na posição “ON”
SIS2 Pressione “INS”
Deslocar os interruptores SW1, SW2, SW3 e SW4 para ambas as posições para ver o que ocorre no circuito.
 
Q7. Que anomalia foi observada no circuito?
 SET
 A B
 1 2 O circuito está sempre habilitado independente de SW2.
 2 5 A entrada “data” vale sempre 0 independente de SW2.
 3 4 A entrada A vale sempre 0 independente de SW3.
 4 1 A entrada B vale sempre 0 independente de SW4.
 5 3 O circuito não é alimentado.
D12.3 Questionário Recapitulativo
Q8. Qual é a função que um multiplexador pode desempenhar?
 SET
 A B
1 2 A de conversor paralelo/série.
 2 3 A de conversor série-paralelo.
 3 1 A de divisor de freqüência.
Q9. Quantas linhas de seleção tem um multiplexador de 8 entradas?
 SET
 A B
 1 2 4
 2 4 2
 3 1 1
 4 3 3
Q10. Para que serve a linha “Strobe” de um multiplexador?
 SET
 A B
 1 4 Para efetuar um teste de controle das entradas.
 2 1 Para ativar o circuito.
 3 2 Para gerar um incremento do código de seleção.
 4 3 Para indicar se mais de uma entrada é ativa.
Q11. Qual é uma das possíveis aplicações de um multiplexador?
 SET
 A B
1 4 A de conversor paralelo/série.
 2 1 A de conversor série-paralelo.
 3 2 A de somador binário.
 4 3 A de gerador de funções lógicas.
Q12. Quantas entradas de dados tem normalmente um demultiplexador?
 SET
 A B
 1 2 4
 2 1 2
 3 4 1
 4 3 2(.
Q13. Quantas entradas de seleção deve ter um demultiplexador de 2( de saídas?
 SET
 A B
 1 5 1
 2 1 n
 3 4 2
 4 3 2 . n
 5 2 Nenhuma destas respostas.
LIÇÃO D13
CONTADORES ASSÍNCRONOS E SÍNCRONOS
Objetivos:
Os contadores assíncronos binários;
Os contadores assíncronos realimentados;
Verificação de um contador assíncrono binário de 3 etapas;
Verificação de um contador assíncrono binário realimentado de 4 etapas;
Os contadores síncronos;
Os contadores BCD;
O contador integrado 7490.
Material disponível
Unidade básica para sistemas IPES (fonte de alimentação mod. PSU/EV com suporte para módulos mod. MU/EV e Unidade de Controle Individual mod. SIS1/SIS2/SIS3)
Módulo de experimentação mod. MCM9/EV
Multímetro
Osciloscópio
�
D13.1 Noções Teóricas
Os contadores são dispositivos digitais, capazes de mudar de estado segundo uma seqüência bem definida, depois de ter lhes aplicado pulsos em suas entradas.
Realizam-se utilizando flip-flops e portas lógicas; cada uma de suas etapas fornece uma saída que indica o valor binário do número de pulsos recebidos, são chamados de contadores binários.
Estes dispositivos, além de ser usados como contadores, podem servir também como divisores de freqüência, fornecendo em sua saída um pulso para cada “n” pulsos de entrada.
Definimos como módulo de um contador, o número máximo “n” de estados que este último pode assumir antes de repetir novamente o ciclo.
Contadores assíncronos
Os contadores assíncronos são formados por flip-flops do tipo J-K conectados consecutivamente.
Cada flip-flop divide o sinal proveniente da etapa anterior por dois.
Normalmente as entradas J e K de cada flip-flop estão no nível alto, para fazer com que a etapa comute cada vez que a linha de entrada CK passar de 1 a 0.
Na fig. D13.1 está representado um contador binário do tipo assíncrono de 4 etapas.
Suponhamos que ao ligar-se, o contador volta ao estado 0000; quando chega ao primeiro pulso de clock, o primeiro flip-flop comuta sua saída de 0 a 1, enquanto que as demais saídas não mudam.
Quando chega o segundo pulso de clock este flip-flop muda outra vez de estado, fazendo com que sua saída vá novamente ao nível lógico 0.
Também o segundo flip-flop muda de estado, já que a saída da etapa anterior passou de 1 a 0, ajustando-se em 1.
Até chegar ao pulso seguinte só muda de estado o flip-flop 1, colocando-se no estado alto.
Com o quarto pulso de clock, o primeiro flip-flop passa para o nível 0, assim também como o segundo; enquanto que o terceiro comuta de 0 a 1. A contagem prossegue assim, até que todas as saídas estejam no nível alto: ao chegar o pulso de clock seguinte todos os flip-flops passarão de 1 a 0.
Nota-se que este tipo de contadores não é veloz, pois sofre a influência dos tempos de propagação dos circuitos.
Para poder obter módulos diferentes de 2(, os contadores assíncronos podem ser realimentados agregando-lhes a uma rede adequada das portas lógicas que restabeleça a contagem inicial, ao passar pelo estado que segue imediatamente ao último estado admitido.
Fig.D13.1
Contadores síncronos
A diferença dos contadores assíncronos, é que nos síncronos todos os flip-flops mudam de estado simultaneamente ao chegar um pulso de clock.
Com estes últimos obtemos uma maior velocidade de funcionamento, razão pelo qual são os mais utilizados em aplicações industriais.
O sinal de entrada de pulsos é enviado simultaneamente a todos os flip-flops, mediante uma linha comum de clock; e também neste caso, os níveis lógicos das entradas J e K determinam se um flip-flop deve mudar ou não de estado.
 Na fig. D13.2 está representado o esquema elétrico de um contador síncrono binário de 4 etapas e de módulo 16 (como já foi falado, o módulo é o número máximo de estados que o contador pode ter).
Suponhamos que ao ligar-se, o contador volta a 0000.
Quando chega no primeiro pulso de clock o flip-flop 1 muda de estado ( suas entradas J e K estão no nível alto), enquanto que os demais mantém-se inalterados.
Assim é obtido o número binário 0001.
Ao chegar no pulso de clock seguinte, os dois primeiros flip-flops comutam, porque suas entradas J e K estão em 1; desta forma obtém-se o número binário 0010.
O terceiro pulso de clock faz com que só o primeiro flip-flop mude de estado (0011).
Se a rede AND, as entradas J e K do terceiro flip-flop estiverem no nível lógico alto, o quarto pulso de clock fará com que os três primeiros flip-flops mudem simultaneamente de estado, obtendo-se assim o número binário 0100.
A rede AND de três entradas serve para que o flip-flop 4 mude de estado somente quando todas as saídas anteriores estiverem em 1.
Estes contadores também podem ser realimentados através de redes combinacionais, com as quais podem obter-se módulos diferentes de 2( (sendo “n” o número de flip-flop J-K utilizados).
Fig. D13.2
Contadores de décadas ou BCD
A seguir, mostraremos um exemplo de como realimentar um contador síncrono.
Os contadores de década são dispositivos especiais realizados com 4 flip-flops, mas possuem somente os primeiros 10 estados possíveis (Binary Coded Decimal).
Na fig. D13.3 está ilustrado o esquema elétrico de um contador BCD.
Seu funcionamento é igual ao de um contador binário normal até que a contagem chegue ao estado 1001 (9); nesta situação particular a saída Q do último flip-flop é baixa, impedindo que o segundo e o terceiro flip-flop comutem. Ao chegar no pulso de clock seguinte, o flip-flop 1 muda de estado (passando a 0), e o mesmo faz com o quarto flip-flop, porque sua entrada J é baixa e sua entrada K alta.
Desta maneira, volta a situação inicial 0000.
Fig. D13.3
Contador 7490
O contador de década presente no módulo é um circuitointegrado da família TTL da série SN 74xx.
Contém um divisor por 2 e um divisor por 5, que funcionam separadamente; estes últimos estão conectados exteriormente, constituindo assim um divisor por 10.
O divisor por 2 é um simples flip-flop J-K com os terminais J e K sem conectar ( na lógica TTL a entrada sem conectar significa que é alta).
Como é observado no painel sinóptico do módulo, sua entrada está conectada com o terminal INPUT A e sua saída está com o terminal QA.
A entrada do divisor por 5 está no terminal INPUT B, enquanto que as saídas estão nos terminais QB, QC e QD.
D13.2 Exercícios
MCM9 Desconectar todos os jumpers
SIS1 Colocar todos os interruptores na posição “OFF”
SIS2 Introduzir o código de lição: D13
Montar o circuito da fig. D13.4.
Colocar os interruptores SW5 e SW6 na posição “ON”.
Fig. D13.4
Q1. Que função foi realizada atualmente?
 SET
 A B
 1 4 A de “Reset”.
 2 3 A de contagem habilitada.
 3 2 A de carga em paralelo (“LOAD”).
 4 1 A de contagem no módulo 5.
Pressionar três vezes PS1.
Colocar o interruptor SW6 na posição “OFF” e ação contínua na posição “ON”.
Q2. Quando se ativa o “Reset” do contador?
 SET
 A B
 1 3 Durante a borda de subida do sinal de “Reset”.
 2 4 Durante a borda de descida do sinal de “Reset”.
 3 2 Com o nível 0 do sinal de “Reset”.
 4 1 Com o nível 0, aplicar um pulso de clock..
Q3. Para carregar o valor 5 nas saídas através do sinal de “LOAD” (LD), qual dos seguintes códigos binários tem que aplicar nas entradas A, B, C e D?
 A B C D
 SET
 A B
 1 2 1 0 1 0
 2 3 0 0 0 1
 3 4 0 1 0 1
 4 1 1 1 1 1
Levar os interruptores SW1, SW2 e SW3 até a posição “ON”, mantendo SW6 em “ON”, levar SW5 ao estado “OFF”; logo, pressionar PS1 e deslocar SW5 até a posição “ON”: observar nos Leds o valor da saída. 
Q4. Quando se ativa o sinal “LOAD” (LD)?
 SET
 A B
 1 2 Durante a borda de subida do sinal.
 2 4 Durante a borda de descida do sinal.
 3 1 Com o nível 0 do sinal LD, ao aplicar um pulso de clock.
 4 3 Com o nível 0 de LD. 
SIS1 Colocar o interruptor S9 na posição “ON”
SIS2 Pressione “INS”
Pressione várias vezes o pulsador PS1.
Q5. Qual é o comportamento do circuito?
 SET
 A B
 1 3 O contador nunca está habilitado.
 2 1 O circuito mantém-se reseteado, independente de SW6.
 3 4 O circuito carrega sempre o mesmo dado (0).
 4 2 Os Leds de LD1 até LD4 não funcionam.
Montar agora o circuito da fig. D13.5.
Fig. D13.5
Q6. Como variam as saídas do contador (observa-se os Leds de LD1 até LD4)?
 SET
 A B
 1 5 Casualmente.
 2 1 De modo seqüencial, com contagem hexadecimal.
 3 4 De modo seqüencial, com contagem BCD.
 4 3 De modo seqüencial, com contagem octal.
 5 2 A contagem é bloqueada.
SIS1 Colocar o interruptor S11 na posição “ON”
Q7. Porque foi interrompida a contagem?
 SET
 A B
 1 2 Porque o nível do sinal de “Reset” R0(1) é alto.
 2 4 Porque o nível do sinal de “Reset” R0(2) é alto.
 3 1 Porque o nível do sinal de “Preset” R9 (1) é alto.
 4 5 Porque o nível do sinal de “Preset” R9 (2) é alto.
 5 3 Porque o nível lógico do sinal de clock é baixo.
Montar agora o circuito da fig. D13.6.
Colocar os interruptores SW1 e SW2 na posição “OFF”.
Fig. D13.6
Q8. Que tipo de contagem foi realizada agora?
 SET
 A 
 1 A contagem octal.
 2 A contagem hexadecimal.
 3 A contagem BCD.
 4 A contagem binária.
 5 A seqüência de contagem é bloqueada.
Q9. Como atuam os sinais R0 (1); R0 (2); R9 (1) e R9 (2)?
 SET
 A 
 1 Atuam com a borda.
 2 Atuam com a descida.
 3 Atuam com o nível lógico alto.
 4 Atuam com o nível lógico baixo.
 5 Atuam com o nível lógico baixo ao chegar um pulso de clock .
�
D13.3 Questionário Recapitulativo
Q10. Que magnitudes podem ser consideradas com um contador?
 SET
 A B
 1 3 Tensões.
 2 1 Pulsos.
 3 2 Freqüências.
Q11. Que magnitudes podem ser divididas?
 SET
 A B
 1 3 Correntes.
 2 2 Freqüências.
 3 1 Tensões.
Q12. Quanto dura uma troca de estado num contador assíncrono considerando que o tempo de propagação de um único flip-flop J-K vale “t”?
 SET
 A B
 1 4 m . t, sendo “m” o módulo do contador.
 2 1 sempre n . t sendo “n” o número de etapas de flip-flop.
 3 2 n . t, ou menos.
 4 5 n . t, ou mais.
Q13. Quando podemos dizer que um contador está realimentado?
 SET
 A B
 1 4 Quando é conectada uma rede lógica que permite sua velocidade de funcionamento.
 2 1 Quando é conectada uma rede lógica que serve para aumentar o módulo de contagem.
 3 5 Quando é conectada outra etapa de flip-flop.
 4 3 Quando é conectada uma ou várias portas AND para bloqueá-lo no final da contagem.
 5 2 Quando é conectada uma rede lógica para diminuir o módulo máximo, com a finalidade de obter um mais apto.
�
Q14. Quantos flip-flops J-K são necessários em um contador síncrono de módulo 12?
 
 A B
 1 2 1
 2 5 12
 3 4 4
 4 1 6
 5 3 3
Q15. Quanto tempo é feita a troca de estado de um contador síncrono, considerando que o tempo de propagação de um único flip-flop vale “t”?
 SET
 A B
 1 3 2( . t, sendo “n” o número de flip-flops.
 2 1 t.
 3 5 n . t, sendo “n” o número de flip-flops.
 4 2 0.
 5 4 m . t, sendo “m” o módulo do contador.
Q16. O que ocorre quando um contador chega a última etapa admissível?
 SET
 A B
 1 3 Se apaga.
 2 4 É colocado a zero e para. 
 3 2 É colocado a zero e segue adiante.
 4 1 Para, mas fornece um sinal do final de contagem.
Q17. Qual é o módulo máximo de um contador constituído por 5 flip-flops?
 SET
 A B
 1 3 32
 2 4 16
 3 1 10
 4 2 25
Q18. O que é um contador BCD?
 SET
 A B
 1 4 É um contador Binário com Decremento.
 2 1 É um contador binário puro.
 3 2 É um contador binário onde falta a saída menos significativa “QA”.
 4 3 É um contador Binário com Codificação Decimal.
LIÇÃO D14
SIMULADOR DE SEMÁFORO
Objetivos:
Aplicação de circuitos digitais na realização de um simulador de semáforo.
Material disponível
Unidade básica para sistemas IPES (fonte de alimentação mod. PSU/EV com suporte para módulos mod. MU/EV e Unidade de Controle Individual mod. SIS1/SIS2/SIS3)
Módulo de experimentação mod. MCM9/EV
Osciloscópio de traço duplo
�
D14.1 Descrição do circuito
Depois de termos examinado nas lições anteriores a estrutura e o funcionamento de alguns dos circuitos integrados digitais mais conhecidos, veremos a continuação de certos exemplos, de como podem ser utilizados em circuitos mais complexos (tanto individualmente como em conjunto).
Naturalmente os exemplos analisados são simples, e são realizados com fins didáticos.
O primeiro caso é de um indicador luminoso que poderá funcionar como semáforo de tráfico.
Neste exemplo funcionará dois semáforos com três luzes: uma vermelha, uma amarela e uma verde.
As três luzesestão constituídas por três leds, que emitem radiações - sobretudo - nos espectros correspondentes a estas cores.
Portanto, indicaremos com os sub-índices 1 e 2, as luzes pertencentes respectivamente ao semáforo 1 e ao semáforo 2; as luzes vermelhas, amarelas e verdes são designadas pelas letras R (“Red” = vermelho), Y(“Yellow” = amarelo) e G (“Green” = verde).
Observe o esquema elétrico da fig. D14.1.
A lógica de funcionamento é a seguinte: quando R1 e G2 estão acesas, R2 e G1 ficam desligadas, e vice-versa.
A luz amarela e verde se acendem depois de um certo tempo, e ambas se apagam simultaneamente.
Toda esta lógica é realizada através de um contador do tipo 74LS90 (estudado em uma das lições anteriores) e a três transistores.
O contador está conectado segundo a configuração “bi-quinary”: nesta os quatro bits de saída evoluem do seguinte modo:
O sinal Qa serve para controlar os transistores que acendem os leds R1, R2 e G2. Nas luzes R1 e G2 é usado um transistor NPN ( o qual conduz durante o período em que o sinal Qa está no nível alto); para as luzes R2 e G1 é utilizado um transistor PNP (que conduz durante o período em que este sinal está no nível baixo).
Para os leds amarelos Y1 e Y2 é usado um sinal Qd, o qual é alto só no final de cada semi-período de Qa durante um certo período igual a um quinto deste semi-período.
Consequentemente, os dois leds amarelos são controlados pelo mesmo sinal; porém só acenderá aquele cuja luz verde estiver acesa, pois a corrente que circula por Y1 deve passar também por T3, enquanto a que atravessa Y2 deve passar por T1.
Naturalmente a corrente só poderá circular pelo transistor que estiver conduzindo neste momento.
Fig. D14.1
D14.2 Exercícios
MCM9 Desconectar todos os jumpers
SIS1 Colocar todos os interruptores na posição “OFF”
SIS2 Introduzir o código de lição: D14
Montar o circuito da fig. D14.2 conectando todos os jumpers da maneira indicada na figura.
Colocar SW1 e SW2 na posição “0”.
Aplicar em uma das pontas do osciloscópio o sinal Qd (que pode ser extraído, por exemplo, do pino do jumper J15).
Aplicar na outra ponta do osciloscópio o sinal Qa.
Verificar a relação entre os sinais visualizados com o osciloscópio, e observar como se acendem os leds.
Fig. D14.2
Q1. Qual é a relação entre os dois sinais visualizados com o osciloscópio?
 SET
 A B
 1 4 Um e o outro estão alternadamente no nível alto.
 2 1 Ambos sinais estão no nível alto ou baixo.
 3 5 O sinal Qa é alto durante a metade do tempo no qual o sinal Qd também é alto.
 4 2 O sinal Qd é alto no último terço de cada período no qual o sinal Qa também é alto.
 5 3 O sinal Qd é alto no último quinto de cada semi-período de Qa.
Q2. Observar os sinais Qa e Qd, assim como o esquema da fig. D14.2. Que combinação devemos ter para que se acenda Y1?
 SET
 A B
 1 5 Qa = 0 Qd = 0
 2 3 Qa = 0 Qd = 1
 3 1 Qa = 1 Qd = 0
 4 2 Qa = 1 Qd = 1
 5 4 Nenhuma das respostas anteriores.
SIS1 Colocar o interruptor S11 na posição “ON”
SIS2 Pressione “INS”
Q3. Que efeito foi observado no circuito?
 SET
 A B
 1 4 O led R1 não acende.
 2 5 O led G1 mantém-se sempre aceso.
 3 1 Os leds R2 e Y1 mantém-se sempre acesos.
 4 3 O led G2 não acende.
 5 2 O semáforo mantém-se sempre na mesma posição.
Q4. A que é atribuído este efeito?
 SET
 A B
 1 4 A T1 que não funciona.
 2 5 A T2 que não funciona.
 3 2 A T3 que não funciona.
 4 1 Ao sinal de clock CK2 que não chega.
 5 3 Aos leds R1, Y1 e G1 que estão em curto-circuito.
SIS1 Colocar o interruptor S11 na posição “OFF”
SIS1 Colocar o interruptor S5 na posição “ON”
SIS2 Pressione “INS”
Q5. Que efeito foi observado no circuito?
 SET
 A B
 1 3 O led R2 não acende.
 2 5 O led Y1 mantém-se sempre aceso.
 3 4 As saídas do contador não mudam.
 4 2 Os leds R1 e G2 mantém-se sempre acesos.
 5 1 Os leds Y1 e Y2 nunca se acendem.
Q6. A que é atribuído este fato?
 SET
 A B
 1 2 Ao transistor T3 que sempre conduz.
 2 4 Ao led R2 que está em curto-circuito.
 3 5 Ao transistor T2 que nunca conduz.
 4 1 Ao transistor T1 que sempre conduz.
 5 3 Ao contador que está sempre em zero.
SIS1 Colocar o interruptor S5 na posição “OFF”
SIS2 Colocar o interruptor S3 na posição “ON”
SIS2 Pressione “INS”
Q7. Que efeito foi observado no circuito?
 SET
 A B
 1 3 O semáforo está sempre na mesma posição.
 2 4 Os dois leds amarelos acendem simultaneamente.
 3 5 Os dois leds vermelhos acendem simultaneamente.
 4 2 O led R2 nunca acende.
 5 1 O led G2 nunca acende.
Q8. A que é atribuída esta anomalia de funcionamento?
 SET
 A B
 1 2 Ao transistor T1 que não funciona.
 2 5 Ao transistor T2 que não funciona.
 3 4 Ao led R2 que está em curto-circuito.
 4 3 Ao contador que está sempre em zero.
 5 1 A lógica de controle de T1, T2 e T3 que não é correta.
LIÇÃO D15
CONTADORES/FREQUENCÎMETROS
Objetivos:
Aplicação de circuitos digitais para a realização de um contador.
Aplicação de circuitos digitais para a realização de um frequencímetro.
Material disponível
Unidade básica para sistemas IPES (fonte de alimentação mod. PSU/EV com suporte para módulos mod. MU/EV e Unidade de Controle Individual mod. SIS1/SIS2/SIS3)
Módulo de experimentação mod. MCM9/EV
Osciloscópio de traço duplo.
�
D15.1 Descrição do circuito
O circuito apresentado como segundo exemplo pode desempenhar a função de contador ou de frequencímetro.
Está constituído por um contador decimal 74LS160, um “display driver” (excitador de display” de sete segmentos).
Quando funciona como contador (veja a fig. D15.1) se comporta do seguinte modo: toda vez que pressiona o pulsador PS1 é fornecido um sinal na entrada de clock do dispositivo. Com cada pulso gerado com o pulsador, a saída do contador incrementa uma unidade e o excitador de display converte esta saída, expressa em código BCD, em outra cujo código possa ser aceito pelo display de sete segmentos; desta forma o display visualiza a cifra que chegou na contagem.
Assim que o contador (que está sempre ativo) superar o valor 9, a contagem começa novamente por 0.
Quando funciona como frequencímetro (veja a fig. D15.2) também utiliza-se o contador IC9 do bloco “TRANSMITTER” (transmissor).
A freqüência de incógnita que precisa ser medida é a indicada com CK4, que pode ser variada regulando o trimmer de CK3. Como pode ser observado no bloco “CLOCK GERADOR” (gerador de clock), CK4 não é mais que CK3 dividido por dois.
CK4 é aplicado na entrada de clock de IC9, o qual é um contador do tipo 74LS161.
Como já podemos ver em uma das lições anteriores, este circuito integrado constitui um contador binário que pode ser pré-ajustado: se o sinal de carga (“load”) LD for baixo, nas saídas se carregarão os valores das entradas A, B, C e D toda vez que for aplicado um sinal de clock.
Se os dois contadores (IC9 e IC7) estão ativos (CK1 a nível alto), os pulsos de “LOAD” são determinados por IC10A que é controlado com os sinais Qd e RCO: praticamente o pulso de “LOAD” chega quando RCO é baixo e Qd é alto. Em conseqüência da contagem, esta verificação é realizada pela primeira vez quando o contador alcança o valor 8. Com o pulso de clock seguinte, as saídas do contador serão iguais aos valores das entradas A, B, C e D; desta forma, o contador voltará a contar a partir do número 15 decimal.
O contador IC9 gera umpulso de carga (“LOAD” - LD) por cada 10 pulsos de clock (de 15 a 8 incluídos): este pulso é enviado depois da entrada de clock do circuito IC7.
A entrada de ativação de IC7 recebe um sinal de onda quadrada (CK1): a contagem é efetuada durante o período no qual o sinal de ativação está no nível baixo, constituindo assim, o pulso de referência temporal do frequencímetro.
O mesmo sinal chega também ao transistor que controla o display de sete segmentos: quando o sinal é alto, o display fica desligado (enquanto que o contador efetua a contagem); quando é baixo o display se acende, e o contador que não está ativo, deixa de contar. Dado que a freqüência deste sinal é bastante alta (deve ser maior de 50 Hz), o piscar do display não é notado e a luminosidade parece constante.
Fig. D15.1
Este sistema evita ver as cifras em movimento contínuo quando são variadas as saídas do contador.
No exercício procederá de maneira que os contadores estejam ativos durante um período de 10 ms, a freqüência de incógnita pode variar de 1 a 10 KHz, sendo que os pulsos computados variam entre 10 e 100 aprox.
Visualizando só a segunda cifra, esta última variará entre 1 e 10, que é o valor da freqüência de incógnita em KHz.
Fig. D15.2
�
D15.2 Exercícios
MCM9 Desconectar todos os jumpers
SIS1 Colocar todos os interruptores na posição “OFF”
SIS2 Introduzir o código de lição: D15
CONTADOR
Montar o circuito da fig. D15.3 conectando todos os jumpers da maneira indicada na mesma.
Verificar se na entrada de ativação E de IC7 está presente um sinal alto.
Verificar se na entrada de “Reset” CLR de IC7 está presente um sinal alto.
Pressione o pulsador PS1 para incrementar o contador e observar como este volta a começar por 0 depois de ter alcançado o valor 9.
Visualizar com o osciloscópio, o sinal aplicado no borne de clock CLK do contador.
Q1. Quando comuta o contador?
 
 SET
 A B
 1 4 Quando o sinal de clock está no nível baixo.
 2 1 Quando o sinal de clock está no nível alto.
 3 2 Em correspondência com a borda de subida do sinal de clock.
 4 5 Em correspondência com a borda de descida do sinal de clock.
 5 3 Quando o sinal de clock é baixo e o de ativação é alto.
Fig. D15.3
SISI Colocar o interruptor S13 na posição “ON”
SIS2 Pressione “INS”
Pressione várias vezes o pulsador PS1 para observar que seqüência é visualizada.
Q2. Que efeito foi observado no circuito?
 SET
 A B
 1 4 O contador não realiza a contagem.
 2 1 O contador faz a contagem corretamente, mas o display não visualiza o valor presente na saída deste.
 3 3 O contador não faz a contagem segundo o módulo 10 sendo o segundo módulo 4.
 4 5 O contador começa a contagem a partir de 5.
 5 2 O conversor BCD de 7 segmentos IC8 não funciona corretamente.
Q3. Porque produz este efeito?
 SET
 A B
 1 5 Porque o contador está sempre em zero.
 2 1 Porque não chega o sinal de clock proveniente de PS1.
 3 4 Porque a saída Qc do contador está em curto-circuito com o terra, e o contador não pode incrementar as saídas acima de 3.
 4 2 Porque o transistor T4 não funciona corretamente.
 5 3 Porque a saída E de IC8 está em curto- circuito com o terra.
FREQUENCÍMETRO
MCM9 Desconectar todos os jumpers
SIS1 Colocar todos os interruptores na posição “OFF”
Montar o circuito da fig. D15.4 conectando todos os jumpers da maneira indicada na mesma.
Regular o trimmer do sinal de clock CK1, até que o período em que é mantido este sinal no nível lógico alto valha 10 ms.
Visualizar com o osciloscópio as relações entre CK3 e CK4 (no bloco “CLOCK GERADOR”).
Visualizar com o osciloscópio a relação entre o sinal de ativação CK1 e o sinal de Reset CLR de IC7.
Q4. Quando é gerado o sinal de Reset para IC7?
 SET
 A B
 1 3 Quando o sinal CK1 é alto.
 2 5 Quando o sinal CK1 é baixo.
 3 2 Em correspondência com a borda de subida do sinal de CK1.
 4 1 Em correspondência com a borda de descida do sinal CK1.
 5 4 Em correspondência com a borda de descida do sinal CKF.
Fig. D15.4
Q5. Para que é gerado um sinal de Reset neste momento?
 SET
 A B
 1 3 Para que o contador inicie em zero quando começar o período de contagem.
 2 5 Para evitar que o contador incremente sua saída durante o período em que o sinal CK1 é alto.
 3 4 Para evitar que o contador incremente sua saída durante o período em que o sinal CK1 é baixo.
 4 1 Para evitar que o contador conte durante todo o período do sinal de clock CK1.
 5 2 Para contar um número inteiro de sinais de clock de CKF.
SIS1 Colocar o interruptor S4 na posição “ON”
SIS2 Pressione “INS”
Com o trimmer de CK3 variar a freqüência de entrada do contador, e controlar o que visualiza o display.
Q6. Que efeito é observado no display?
 SET
 A B
 1 3 Não se acende.
 2 5 O valor visualizado no display não muda.
 3 2 O segmento “a” do display sempre fica aceso.
 4 1 O segmento “b” do display nunca se acende.
 5 4 n.d.a.
Q7. Porque produz este efeito?
 SET
 A B
 1 4 Porque o transistor T4 não funciona.
 2 5 Porque o transistor T4 não foi controlado corretamente.
 3 1 Porque o segmento “b” do display está em curto-circuito com o terra.
 4 3 Porque a saída “a” de IC8 está ligada ao terra.
 5 2 Porque o IC8 não funciona corretamente.
�
LIÇÃO D16
SISTEMAS DE TRANSMISSÃO E RECEPÇÃO DIGITAL
Objetivos:
Análise dos princípios de um sistema de transmissão e recepção segundo a codificação bifásica.
Análise dos princípios de um sistema de transmissão e recepção segundo a codificação Manchester.
Análise dos princípios de um sistema de transmissão e recepção segundo a codificação diferencial.
Material disponível
Unidade básica para sistemas IPES (fonte de alimentação mod. PSU/EV com suporte para módulos mod. MU/EV e Unidade de Controle Individual mod. SIS1/SIS2/SIS3)
Módulo de experimentação mod. MCM9/EV
Osciloscópio de traço duplo
�
D16.1 Descrição do circuito
Como último exemplo de aplicação dos circuitos digitais serão examinados alguns sistemas de transmissão de informações digitais. Para que funcione estes circuitos, é preciso aplicar-lhes alguns sinais de clock que serão extraídos da unidade “CLOCK GENERATOR” (gerador de clock).
Esta última gera a partir de CK3, dois sinais (com os respectivos sinais negados) denominados CK4 e CK5. A freqüência de ambos sinais vale a metade da freqüência do sinal CK3, e difere 90( uma da outra.
A seguir, analisaremos os três sistemas de transmissão propostos. A seqüência de dados para transmissão será realizada por meio de um contador.
Codificador Manchester
Num sistema de comunicação digital, os “bits de dados” constituem os sinais elétricos. A forma mais simples é a que usa 2 níveis para representar as cifras binárias “0” e “1”.
Por exemplo + V representará “1 “, e 0 V representará “0”. Normalmente um nível mantém-se fixo enquanto dura um bit; portanto, neste caso é falado do código NRZ ou “Non Return to Zero” (fig. D16.1).
Durante a recepção, o sinal é lido em certos instantes para definir se o dado que chega é “0” ou ”1”. A “leitura”, ou esta demonstração deve ser efetuada em correspondência com cada intervalo de bit e deve ser sincronizada com o sinal de dados. Em alguns sistemas o pulso de clock para a demonstração é transmitido separadamente dos dados; no entanto, na maior parte dos casos, é extraído do mesmo sinal de dados, com a ajuda de circuitos PLL (“Phase Locked Loop”).Se os dados transmitidos contém seqüências de “0” ou de “1” será muito difícil extrair o sinal de clock no momento da recepção, se no sinal de dados faltam os componentes espectrais que permitem o “engate” do PLL. Para destacar este inconveniente os dados NRZ são codificados de maneira adequada antes de ser transmitidos, introduzindo-se assim, componentes alternados na forma de onda do sinal. 
O código “Manchester” introduz uma transição no centro do intervalo de bits. Se o dado NRZ está no nível “1” terá uma transição do nível alto para o nível baixo; se estiver no nível “0” terá uma transição do nível baixo para o nível alto (fig. D16.1). Na prática, é transmitido um período direto se o bit é “1”, e um período de clock negado se o bit é “0”.
Fig. D16.1
Uma das limitações do código “Manchester” é que o sinal para “1” seja exatamente oposto ao sinal de “0”. Em muitos casos o meio de transmissão pode dificultar ou impossibilitar a determinação da polaridade absoluta, ou de um sinal de referência de fase absoluta. Basta lembrar, por exemplo, a inversão dos fios em cabo telefônico de dois condutores. Nestes casos, todos os “1” transmitidos serão recebidos como “0”, e os “0” como “1”.
A fig. D16.2 mostra o esquema elétrico de um destes codificadores. O interruptor deve ser colocado na posição “Manchester”.
Fig. D16.2
�
Códigos bifásicos
No código “Bifásico” o n( “1” é codificado como troca de estado no centro do intervalo de bit, enquanto que “0” é codificado como nenhuma troca de estado (ou vice-versa). Cada intervalo de bit começa com uma transição ( do nível baixo ao nível alto, ou vice-versa), como mostra a fig. D16.1. Com o resultado obtemos uma forma de onda onde uma cifra binária é codificada com um período de clock, e a outra cifra com um nível fixo (alternadamente alto e baixo) durante todo o intervalo de bit.
Na fig. D16.2 está representado o esquema elétrico do circuito que realiza a codificação. O codificador “Manchester” poderia ser realizado simplesmente com um circuito EX-OR entre o sinal de dados e o sinal de clock negado. 
No entanto, isto poderia introduzir sobretudo a altas velocidades, pulsos espúrios no sinal codificado. O circuito utilizado neste caso é isento a este tipo de inconveniente, e funciona como codificador “Manchester” colocando o seletor na posição “Manchester”.
Para obter a codificação “Bifásica” o seletor deve ser colocado na posição “Biphase”.
Codificadores Diferenciais de 1 bit
Estes codificadores invertem o bit (n + 1) de saída se o bit (n) de entrada é “1” e mantém a saída sem mudar, se o bit (n) de entrada é “0” (fig. D16.3). São constituídos por 1 porta EX-OR e um flip-flop do tipo D. O sinal dos dados são aplicados em uma das entradas da porta, cuja saída é enviada a entrada D do flip-flop; obtido na saída Q deste sinal codificado. O sinal do flip-flop está realimentado na segunda entrada da porta.
Fig. D16.3
Decodificadores “Manchester”
Um sinal em código “Manchester” é decodificado através de uma demonstração do mesmo, no primeiro semi-intervalo de bit (fig. D16.4).
Estes decodificadores (fig. D16.5) constituem um flip-flop do tipo D (SN7474), que recebe os dados codificados e um sinal de clock para a demonstração. Este último é obtido através do sinal de clock de transmissão a uma translação de 90(.
Formas de onda de um decodificador “Manchester” - Fig. D16.4
Decodificadores “Manchester e Bifásico” - Fig. D16.5
 
Decodificadores Bifásicos
A decodificação bifásica é realizada através de uma amostra do sinal nos dois semi-intervalos de bit: se forem iguais, o dado será “0”, se forem diferentes, será “1”. Para realizar a amostragem do sinal dos dados em correspondência com cada semi-intervalo de bit, utilizar o mesmo circuito que o do decodificador “Manchester”. O circuito EX-OR seguinte compara o valor do sinal de dados no primeiro semi-intervalo de bit, com o mesmo sinal. No segundo semi-intervalo de bit o flip-flop D terminal efetua a amostragem do sinal resultante da comparação, e fornece o sinal de dados de partida. A figura D16.6 mostra as formas de onda de um decodificador Bifásico, enquanto que na fig. D16.5 está ilustrado um exemplo de circuito.
Forma de onda do decodificador bifásico - Fig. D16.6
Decodificadores diferenciais de 1 bit
Com eles, a decodificação realiza-se comparando o sinal codificado direto com o defasado. Se estes são diferentes, significa que um bit de dados “1” variou o sinal codificado; se são iguais, não há nenhuma variação, e o bit de dados será “0”. Na fig. D16.7 está representado o circuito que realiza a função descrita. Este circuito compara os sinais codificados, ou seja, o direto e o defasado 1 do intervalo de bit.
Decodificador diferencial de 1 bit - Fig. D16.7
Forma de onda do decodificador diferencial - Fig. D16.8
D16.2 Exercícios
MCM9 Desconectar todos os jumpers
SIS1 Colocar todos os interruptores na posição “OFF”
SIS2 Introduzir o código de lição: D16
Montar o circuito da fig. D16.9 conectando todos os jumpers da maneira indicada na mesma.
Aplicar em uma das pontas do osciloscópio do sinal “DATA” ( de dados).
Mediante uma sonda, aplicar na entrada “Trigger” exterior do osciloscópio do sinal LD de IC9 e sincronizar o instrumento com este sinal.
Em todos os exercícios desta lição convém sincronizar o osciloscópio com este sinal. Portanto é aconselhável embora não seja taxativo manter sempre os instrumentos sincronizados com este sinal.
Fig. D16.9
 
Aplicar no segundo canal do osciloscópio o sinal do clock de IC9 (CK4).
Regular o trimmer de CK3 até que o período de CK4 valha 500 (s.
Verificar como evolui o sinal de dados em função do sinal do relógio de entrada.
Q1. Qual das seguintes séries de dados é gerada pelo contador?
 SET
 A B
 1 1 0100001111
 2 4 0111011000
 3 5 1100110101
 4 2 0110101010
 5 3 0000011101
Conectar o jumper J26 e controlar na saída de IC13A como são codificados os dados com a codificação bifásica.
Visualizar agora os dados de saída do ponto “OUT BIPHASE”. De modo particular, verificar a correta recepção das seqüências de bits transmitidos e o clock entre o bit transmitido e o bit recebido.
Desconectar o jumper J26 e conectar o jumper J27; logo, repetir todas as verificações efetuadas com o sistema bifásico (visualizar tanto a codificação de transmissão como a decodificação de recepção).
Conectar agora uma das pontas do osciloscópio com a saída Q de IC12A, e repetir para o codificador diferencial todas as verificações efetuadas anteriormente (visualizar tanto a codificação de transmissão como a decodificação de recepção).
Visualizar agora com o osciloscópio a saída “OUT BIPHASE”; desconectar o jumper J27 e conectar o J26.
SIS1 Colocar o interruptor S10 na posição “ON”
SIS2 Pressione “INS”
Q2. Que efeito foi observado no circuito?
 SET
 A B
 1 3 Os dados recebidos são diferentes dos transmitidos.
 2 4 O transmissor funciona corretamente, mas o receptor não.
 3 1 Os dados não se transmitem corretamente.
 4 5 O contador cria uma seqüência de dados diferentes do anterior.
 5 2 O contador não gera uma seqüência de dados.
Q3. Porque produz este efeito?
 SET
 A B
 1 4 Porque o contador está sempre em zero.
 2 3 Porque o sinal de clock CK4 está sempre no nível baixo.
3 2 Porque o flip-flop IC11A está sempre na posição “SET”.
 4 1 Porque foi interrompida a linha de dados entre a saída Qc de IC9 e IC10B.
Visualizar a saída “OUT MANCHESTER”; desconectar o jumper J26 e conectar o J27.
SIS1 Colocar o interruptor S10 na posição “OFF”
SIS1 Colocar o interruptor S17 na posição “ON”
SIS2Pressione “INS”
Q4. Que efeito foi observado no circuito?
 SET
 A B
 1 4 O gerador de dados não funciona.
 2 3 O transmissor não funciona em código “MANCHESTER”.
 3 1 O receptor não funciona em código “MANCHESTER”.
 4 2 Os dados recebidos estão invertidos em relação aos transmitidos.
Q5. Por que é observado este fato?
 SET
 A B
 1 3 Porque o gerador de dados IC9 está sempre em “RESET”.
 2 1 Porque o flip-flop IC11A está sempre em “RESET”.
 3 4 Porque o flip-flop IC11A está sempre em “SET”.
 4 2 Porque a saída de IC13A está sempre em curto-circuito com o terra.
Visualizar no osciloscópio o sinal “OUT DIFFERENTIAL”.
SIS1 Colocar o interruptor S17 na posição “OFF”
SIS1 Colocar o interruptor S8 na posição “ON”
SIS2 Pressione “INS”
Q6. Que efeito foi observado no circuito?
 SET
 A B
 1 3 O gerador de dados não funciona.
 2 4 O transmissor não funciona em código diferencial.
 3 1 O receptor não funciona em código diferencial.
 4 2 Chega sempre um dado de nível alto.
Q7. Porque foi observado este fato?
 SET
 A B
 1 3 Porque o sinal de clock CK4 sempre está no nível alto.
 2 4 Porque o flip-flop IC12A sempre está em “RESET”.
 3 2 Porque há uma interrupção da linha entre os bornes J29 e o flip-flop IC14A.
 4 1 Porque a saída de IC13c está em curto-circuito com o terra.
�
APÊNDICE A
“DATA SHEETS”
BC337
BC327
1N4148
74LS47
74LS74
74LS86
74LS90
74LS153
74LS155
74LS160
74LS161
74LS244
CD40106
�PAGE �44�
�PAGE �21�