Baixe o app para aproveitar ainda mais
Prévia do material em texto
14/11/2017 BDQ Prova 1/2 FELIPE GOMES DE LUNA201708252398 NOVA AMÉRICA Voltar ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES Simulado: CCT0307_SM_201708252398 V.1 Aluno(a): FELIPE GOMES DE LUNA Matrícula: 201708252398 Desempenho: 0,5 de 0,5 Data: 08/11/2017 01:26:14 (Finalizada) 1a Questão Pontos: 0,1 / 0,1 É um fator a ser considerado no acesso a dados na memória principal: latência throughput time slice. tempo real. plug and play. 2a Questão Pontos: 0,1 / 0,1 O subsistema de memória é projetado de modo que seus componentes sejam organizados hierarquicamente. Assinale a alternativa que apresenta em ordem hierárquica, os tipos de memória de acordo com sua velocidade, do tipo com maior velocidade para o menor. Memória Principal, Memória Secundária, Memória Cache e Registrador Memória Secundária, Memória Principal, Memória Cache e Registrador Registrador, Memória Cache, Memória principal e Memória Secundária Registrador, Memória principal e Memória Secundária e Memória Cache Registrador, Memória Cache, Memória Secundária e Memória Principal 3a Questão Pontos: 0,1 / 0,1 Considerando um processador Pipeline com 5 níveis quantos ciclos serão necessários para processar completamente um código com 23 instruções? 114 115 23 28 27 4a Questão Pontos: 0,1 / 0,1 Analise as sentenças sobre a máquina de John Von Neumann e, em seguida, assinale a alternativa verdadeira: BDQ Prova http://simulado.estacio.br/alunos/ 2/2 I. Dados e instruções armazenados em uma única memória utilizada tanto para leitura quanto para escrita. II. Os dados armazenados na memória podem ser acessados através de endereços. III. A execução de um programa ocorre sequencialmente, por ordem de endereços, exceto se for feito algum desvio explícito no programa. IV. Os dados não são produzidos através de instruções durante a etapa de processamento. V. Não é usual desenvolver programas utilizando-se instruções do processador. Somente as sentenças I, II e III estão corretas. Somente a sentença I é correta. Somente as sentenças I ,IV, V estão corretas. Somente a sentença II e IV estão corretas. Todas as sentenças estão corretas. Gabarito Comentado. 5a Questão Pontos: 0,1 / 0,1 Considere um processador com pipeline ideal de 4 estágios. Se cada estágio ocupa um ciclo de processador, a execução de um programa com 10 instruções que utilizam os 4 estágios levará: 8 ciclos 10 ciclos 20 ciclos 13 ciclos 40 ciclos
Compartilhar