Resumo - MUX, coder, decoder, comparador

Prévia do material em texto

CIRCUITOS COMBINATÓRIOS 
1. DECODIFICADOR n x 2n n entradas e 2n saídas: 
 Entrada corresponde a um valor binário que seleciona qual saída receberá o 
pulso ALTO (caso o decodificador seja ativo ALTO, ou vice-versa); 
 Função desejada obtida através de OR das saídas desejadas (ATIVO 
ALTO) ou AND das saídas (ATIVO BAIXO); 
 DECODIFICADOR ATIVO ALTO + NOR dos MINTERMOS desejados gera 
a solução em MAXTERMOS (e.g.: f = m0+m2... XOR... f = M0.M2); 
 DECODIFICADOR ATIVO BAIXO + NAND dos MAXTERMOS desejados 
gera a solução em MINTERMOS (e.g.: f = M1.M3... XOR... f = m1+m3). 
 
2. TRANSCODIFICADOR BCD (LED NUMBER) (4 entradas 
e 7 saídas): 
 Converte um sinal binário em um conjunto de led a serem acesos; 
 Uso interno de ANDs para separar as combinações das entradas em 0 
(x0’.x1’.x2’.x3’), 1 (x0.x1’.x2’.x3’), 2 (x0’.x1.x2’.x3’), 3 (x0.x1.x2’.x3’), 4 
(x0’.x1’.x2.x3’), 5 (x0.x1’.x2.x3’), 6 (x0’.x1.x2.x3’), 7 (x0.x1.x2.x3’), 8 
(x0’.x1’.x2’.x3), 9 (x0.x1’.x2’.x3); 
 Uso de uma OR por saída (a, b, c, d, e, f, g) para reunir os dígitos que 
requerem acionar tal segmento do LED NUMBER. 
 
3. CODIFICADOR PRIORITÁRIO (2n entradas e n saídas): 
 Recebe uma entrada em sinal ALTO ou BAIXO (dependendo de ser ativo 
ALTO ou BAIXO, respectivamente) (e.g.: um botão é apertado em um 
teclado de operações onde a operação de maior valor tem mais importância) 
e gera o “número” dessa entrada como saída na forma binária; 
 Caso duas ou mais entradas sejam excitadas simultaneamente (dois ou mais 
botões sejam pressionados), a de maior valor numérico deve prevalecer. 
Isto é feito através de portas AND e NOT (vide esquemas no 
Polishare®/Sistemas Digitais I/Resumos), onde, basicamente, se a entrada 
7 é excitada com sinal ALTO (ativo ALTO), todas as demais entradas são 
forçadas a BAIXO (através de uma AND(x7’.(resto)); 
 
4. BUFFER 3-STATE: 
 ATIVO ALTO: Se o sinal de ENABLE é ALTO, a saída é a entrada. Se é 
BAIXO, a saída está em ALTA IMPEDÂNCIA. 
 ATIVO BAIXO: Se o sinal de ENABLE é BAIXO, a saída é a entrada. Se é 
ALTO, a saída está em ALTA IMPEDÂNCIA. 
 
5. MULTIPLEXADOR (2n entradas e n sinais de controle): 
 Sinais de controle geram um número em binário que corresponde à entrada 
selecionada, tal entrada é projetada na saída sem alterações. (e.g.: entradas 
E0, E1, E2, E3 e sinais de controle C0 e C1). 
C0 C1 VALOR SAÍDA 
0 0 0 E0 
0 1 1 E1 
1 0 2 E2 
1 1 3 E3 
 
6. GERADOR/DETECTOR DE PARIDADE: 
 Se a paridade adotada for par, gera 0 caso o número de bits 1 na cadeia de 
dados seja par e gera 1 caso tal número seja ímpar, isto é, torna a 
quantidade de bits 1 par na cadeia. Na paridade ímpar, faz com que o 
número de bits 1 na cadeia seja ímpar. 
 Uso de portas XOR para tal fim (se tivermos 4 entradas (x1, x2, x3, x4) a 
saída da paridade par (∑ODD) corresponde a x1 XOR x2 XOR x3 XOR x4 e a 
saída da paridade ímpar (∑EVEN) será a NOT(∑ODD)). 
 
7. COMPARADOR: 
 Devolve na saída se as entradas são iguais ou se uma é maior que a outra; 
 XOR testa a diferença e XNOR a igualdade, assim se o bit mais significativo 
for igual (Xn XNOR Yn = 1), analisa-se os bits menos significativos da 
palavra de dados. 
 X=Y é composto de uma AND das XNOR de Yi e Xi com i variando de n a 0. 
 X>Y é composto de uma AND das ANDs entre Xi e Yi’ junto do sinal 
responsável pela igualdade dos bits mais valiosos. (e.g.: se quero saber se 
X1 > Y1 e tenho uma palavra de 4 bits, a AND responsável por esse cálculo 
recebe: 1) X3=Y3, 2) X2=Y2, 3)X2 , 4)Y2’).