Trabalho AV1 Eletrônica Digital Marcello Wellington 201804134023

Prévia do material em texto

Texto da AV1 de Eletrônica Digital (CCE1501)
Marcello Wellington Ribeiro de Almeida
Matricula : 201804134023
É um sistema que representa números de uma forma consistente, representando uma grande quantidade de números úteis, dando a cada número uma única representação, reflete as estruturas algébricas e aritméticas dos números ondem foram criados então símbolos e regras originando assim os diferentes Sistemas de Numeração.
Como se sabe, em Eletrônica e Computação, as bases mais utilizadas para sistemas de numeração são:
Binária (Base 2)
Octal (Base 8)
Decimal (Base 10)
Hexadecimal (Base 16)
O sistema numérico decimal é posicional ou ponderado.
–Isto significa que cada posição dos dígitos num número possui um peso particular o qual determina a magnitude daquele número.
–Ex: 157 = 1 x 10² + 5 x 10¹+ 7 x 10°
                        100 + 50 + 7
Base de um sistema de numeração é a quantidade de algarismos disponível na representação.
–Na base 10, dispomos de 10 algarismos para a representação do número: 0, 1, 2, 3, 4, 5, 6, 7, 8 e 9.
–Na base 2, seriam apenas 2 algarismos: 0 e 1.
–Generalizando, temos que uma base b qualquer disporá de b algarismos, variando entre 0 e (b-1).
Representação genérica na base 10:
245,987 = 2 x 10²+ 4 x 10¹+ 5 x 10°+  9 x 10¹+ 8 x 10²+ 7 x 10³
2 é o dígito mais significativo (MSD –MostSignificantDigit)
7 é o dígito menos significativo (LSD –LeastImportantDigit)
Generalizando: representamos uma quantidade N qualquer, numa dada base b, com um número a seguir:
Nb= anx bn+ .... + a2 x b2+ a1 x b1+ a0 x b0+ a-1 x b-1+ a-2 x b-2 + .... + a-n x b-n
Parte inteira: anx bn+ .... + a2 x b2+ a1 x b1+ a0 x b0
Parte fracionária: + a-1 x b-1+ a-2 x b-2 + .... + a-n x b-n
–Decimal (base 10 –números de 0 a 9)
–Binário (base 2 –números de 0 a 1)
–Octal(base 8 –números de 0 a 7)
–Hexadecimal (base 16 –números 0, 1, 2, ...,9, A, B, C, D, E eF)
Operações básicas:
•Adição: +
•Subtração: -
•Multiplicação: x
•Divisão: /
Sistema Numérico Binário
–O matemático indiano Pingala apresentou a primeira descrição conhecida de um sistema numérico binário no século III aC.
–O sistema numérico binário moderno foi documentado de forma abrangente por GottfriedLeibniz no século XVIII em seu artigo "Explicationde l'ArithmétiqueBinaire".
–O sistema de Leibniz utilizou 0 e 1, tal como o sistema numérico binário corrente nos dias de hoje.
–Em 1854, o matemático britânico George Boole publicou um artigo fundamental detalhando um sistema lógico que se tornaria conhecido como Álgebra Booleana.
–Em 1937, Claude Shannon produziu sua tese no MIT que implementava Álgebra Booleana e aritmética binária utilizando circuitos elétricos pela primeira vez na história.
–Algarismos: 0 e 1
–Devido a sua simplicidade, microprocessadores usam o sistema binário de numeração para manipular dados.
–Dados binários são representados por dígitos binários chamados "bits".
–O termo "bit" é derivado da contração de "binary digit".
Notação posicional
•Para calcular o valor total do número, considere os "bits" específicos e os pesos de suas posições.
•Ex: 1012 = ?10
(1x2²)+(0x2¹)+(1x2°)=310
Conversão Binária para Decimal
•Para converter um número binário no seu equivalente decimal, some todos os pesos das posições no número onde os 1's binários aparecem.
Exemplo: 11012
(1x2³)+(1x2²)+(0x2¹)+(1x2°)=1110
Conversão Decimal para Binário
Procedimento:
•Um número inteiro decimal pode ser convertido para uma base diferente através de divisões sucessivas pela base desejada.
•Para converter um número inteiro decimal no seu equivalente binário, divida o número por 2 sucessivamente e anote os restos.
•Quando se divide por 2, o resto será sempre 1 ou 0. Os restos formam o número binário equivalente.
–Exemplo: 2510=?2
                    25  / 2
                 LSB     1   12 / 2
                           0    6 / 2
                                 0   3 / 2
                                      1  1  / 2
        MSB   1     0
–Logo, 2510=110012
Sistema Numérico Octal
O Sistema Octal também é um sistema posicional. Este sistema foi muito utilizado na informática por ser mais compacto. Logo após, o hexadecimal tomou lugar. No sistema octal (base 8), cada três bits são representados por apenas um algarismo octal (de 0 a 7).
Algarismos: 0, 1, 2, 3, 4, 5, 6 e 7.
Equivalência Binário e Octal  
  
	 Binário
	 Octal
	 000
	 0
	 001
	 1
	 010
	 2
	 011
	 3
	 100
	 4
	 101
	 5
	 110
	 6
	 111
	 7
 
Sistema Hexadecimal
Apesar de o sistema binário ser o mais simples e adequado às necessidades físicas do computador, não é de fácil e rápido entendimento para qualquer olhar humano. Para tornar essa percepção mais simples, converte-se o primeiro num outro sistema - sistema hexadecimal.
Como o nome o indica, o sistema usa uma base de 16 dígitos distintos (de 0 a 9 mais as seis primeiras letras do alfabeto - A, B, C, D, E, F - que representam os valores dos 10 aos 16). Da mesma maneira do que o sistema decimal ou binário, cada combinação representa um valor decimal equivalente à soma dos contributos totais de cada dígito.
A conversão do sistema hexadecimal para o sistema binário é, ainda, mais simples. Como a base é a quarta potência da base do sistema binário, cada digito pode ser imediatamente convertido num bloco de quatro bits equivalente.
As vantagens são, então, óbvias. Reduzindo desta maneira o comprimento da seqüência da informação, é mais fácil a sua visualização e manipulação para qualquer utilizador, o que fez com que se tornasse num sistema largamente utilizado.
Conversão do sistema hexadecimal para decimal
Para converter um número hexadecimal para decimal, basta multiplicar cada digito pelo seu valor de posição e somar os resultados.
Exemplos:
Converter o número 1A82 do sistema hexadecimal para decimal.
Converter o número 01A8 do sistema hexadecimal para decimal.
Converter o número 307C do sistema hexadecimal para decimal.
Conversão do sistema decimal para hexadecimal
Para converter um número decimal para hexadecimal, basta realizar divisões sucessivas do número decimal por 16 (base do sistema hexadecimal).
Exemplos:
Converter o número 12412 do sistema decimal para hexadecimal.
Converter o número 10024 do sistema decimal para hexadecimal.
Converter o número 65535 do sistema decimal para hexadecimal.
O número hexadecimal é formado pelo quociente da ultima divisão e os restos das divisões sucessivas da direita para a esquerda, contudo em hexadecimal não existem números como 10,11,12,13,14 e 15 portanto devemos representar com a letra correspondente. Confira aqui a tabela de conversão para o sistema hexadecimal
ARITMÉTICA BINÁRIA 
• Adição
• Multiplicação 
• Subtração 
• Divisão 
• Representação SINAL MAGNITUDE – Representação 2 – Valor em Decimal – Aritmética (soma e subtração) 
• Representação EM COMPLEMENTO DE 2 – Representação – Valor em Decimal – Aritmética (soma e subtração)
 
 
5)- Fale sobre Circuitos Combinacionais abaixo:
5.1)- Teorema de Boole
Definição de uma função booleana através de uma tabela-verdade
Expressão algébrica da função
· Representação
· Produto de Somas
· lista todas as combinações das variáveis de entrada para as quais a função de saída vale 0
· Soma de Produtos
· lista todas as combinações das variáveis de entrada para as quais a função de saída vale 1
Soma de Produtos
Mintermo = termo-produto no qual cada variável aparece exatamente 1 vez, complementada (se bit da tabela = 0) ou não (se bit da tabela = 1)X	Y	Z	Termo-produto	mintermo
	0
	0
	0
	 XYZ
	m0
	0
	0
	1
	XYZ
	m1
	0
	1
	0
	XYZ
	m2
	0
	1
	1
	XYZ
	m3
	1
	0
	0
	XYZ
	m4
	1
	0
	1
	XYZ 
	m5
	1
	1
	0
	XYZ
	m6
	1
	1
	1
	XYZ
	m7
Maxtermo = termo-soma no qual cada variável aparece exatamente 1 vez, complementada (se bit da tabela = 1) ou não (se bit da tabela = 0)X	Y	Z	Termo-soma
maxtermo
	0
	0
	0
	X + Y + Z
	M0
	0
	0
	1
	X + Y + Z
	M1
	0
	1
	0
	X + Y + Z
	M2
	0
	1
	1
	X + Y + Z
	M3
	1
	0
	0
	X + Y + Z
	M4
	1
	0
	1
	X+ Y + Z
	M5
	1
	1
	0
	X + Y + Z
	M6
	1
	1
	1
	X + Y + Z
	M7
Notações
	X
	Y
	Z
	F
	0
	0
	0
	1
	0
	0
	1
	0
	0
	1
	0
	1
	0
	1
	1
	0
	1
	0
	0
	0
	1
	0
	1
	1
	1
	1
	0
	0
	1
	1
	1
	1
Soma de Produtos
 F = XYZ + XYZ + XYZ + XYZ = m0 + m2 + m5 + m7 = m (0,2,5,7) 
Produto de SomasF = (X + Y + Z) (X + Y + Z) (X + Y + Z) (X + Y + Z) = M1 . M3 . M4 . M6 =  M(1,3,4,6)
Simplificação de Expressões Booleanas
· Usada para economizar componentes, tornar o circuito mais rápido, mais simples de fabricar e de manutenir, além de diminuir seu tamanho.
· Tipos:
· Postulados da Álgebra Booleana
· Mapas de Karnaugh
Postulados da Álgebra Booleana
Identidades Booleanas
	A + 0 = A
	1
	A . 0 = 0
	5
	A + 1 = 1
	2
	A . 1 = A
	6
	A + A = 1
	3
	A . A = 0
	7
	A + A = A
	4
	A . A = A
	8
A = A 9
Propriedade Comutativa
 A + B = B + A 10	A . B = B . A 11
 Propriedade Associativa
(A + B) + C = A + (B + C) 12	(A. B) . C = (B. C) . A 13
 Propriedade Distributiva
A . (B + C) = A . B + A . C 14
 Teorema de De Morgan
A . B... = A + B + ...	A + B + ... = A . B ...
 Expressões auxiliares
	A + A . B = A
A + A . B = A + B A + A . B = A
	
A + A . B = A + B A + A . B = A + B A + A . B = A + B
	
		
A + A . B = A A + A . B = A
	(A + B) . ( A + C ) = A + B . C
O termo ABC poderia ter sido simplificado com o termo ABC
F  ABC  ABC  ABC  ABC
Utilizando a propriedade (3), que permite a seguinte manipulação:
 	 	 
ABC  ABC ABC
Mapas com mais de 4 variáveis tornam-se difíceis de manipular
Circuitos Seqüenciais
Conforme já citado no capítulo 3, os circuitos lógicos dos sistemas digitais podem ser de dois tipos: circuitos combinacionais ou circuitos seqüenciais. Um circuito combinacional é constituído de um conjunto de portas lógicas, as quais determinam os valores das saídas diretamente a partir dos valores atuais das entradas.
A figura 4.1 mostra o diagrama de blocos de um circuito seqüencial. Um circuito seqüencial é composto por um circuito combinacional e elementos de memória. As entradas e as saídas do circuito seqüencial estão conectadas somente ao circuito combinacional. Os elementos de memória são circuitos capazes de armazenar informação codificada em binário. Algumas das saídas do circuito combinacional são entradas para os elementos de memória, recebendo o nome de variáveis do próximo estado. Já as saídas dos elementos de memória constituem parte das entradas para o circuito combinacional e recebem o nome de variáveis do estado atual. As conexões entre o circuito combinacional e os elementos de memória configuram o que se costuma chamar laço de realimentação, pois a saída de um bloco é entrada para o outro e vice-versa.
A informação armazenada nos elementos de memória num dado instante determina o estado em que se encontra o circuito seqüencial. O circuito seqüencial recebe informação binária das entradas que, juntamente com a informação do estado atual, determinam os valores das saídas e os valores do próximo estado (vide figura 4.1). Desta forma, fica evidente que as saídas de um circuito seqüencial dependem não apenas das entradas, mas também do estado atual, armazenado nos elementos de memória. E o mesmo pode ser dito para as variáveis de próximo estado. Em função deste comportamento seqüencial, um circuito seqüencial é especificado pela seqüência temporal de entradas, saídas e estados internos.
entradas.
..
.
saídas
.
.
 	
.
.
.
.
.
.
.
.
.
variáveis do próximo estado
elementos de memória
circuito combinacional
variáveis do estado atual
Figura 4.1 - Diagrama de blocos de um circuito seqüencial.
Os circuitos seqüenciais podem ser divididos em dois tipos, conforme o comportamento temporal dos seus sinais: síncronos e assíncronos.
O comportamento de um circuito seqüencial assíncrono depende da ordem segundo a qual as entradas mudam e o estado do circuito pode se alterar a qualquer tempo, como conseqüência de uma mudança de suas entradas. Os elementos de memória utilizados nos circuitos seqüenciais assíncronos apresentam uma capacidade de armazenamento que está associada diretamente ao atraso de propagação dos circuitos que os compõem. Em outras palavras, o tempo que esses circuitos levam para propagar uma mudança de suas entradas até suas saídas pode ser encarado como o tempo durante o qual eles retêm os valores aplicados antes da mudança, e esse fenômeno coincide com o conceito de memória, para os circuitos digitais. Nos circuitos seqüenciais assíncronos, os elementos de memória são compostos por portas lógicas que provêem um atraso de propagação com valor adequado para o funcionamento do circuito. Então, um circuito seqüencial assíncrono pode ser visto como um circuito combinacional com realimentação. O projeto de circuitos com realimentação apresenta grandes dificuldades, uma vez que seu funcionamento correto é dependente das características temporais dos componentes (portas lógicas e fios). A principal dificuldade provém do fato de que os componentes apresentam atrasos que não são fixos, podendo ser diferentes mesmo para exemplares com mesma função e de um mesmo fabricante. Desta forma, os circuitos seqüenciais assíncronos têm sido evitados, sempre que possível, em favor do uso de circuitos seqüenciais síncronos.
Um circuito seqüencial síncrono utiliza um sinal especial denominado de relógio (clock, em inglês) o qual tem a função de cadenciar uma eventual troca de estado. A figura 4.2 mostra um exemplo de sinal de relógio. A forma de onda de um sinal de relógio é dita monótona, pois não se altera ao longo do tempo. Nela podem ser identificados a borda de subida, a borda de descida, o nível lógico zero e o nível lógico um. O tempo que decorre para o sinal se repetir é denominado período e é representado por T. Por exemplo, o tempo entre duas bordas de subida sucessivas é igual a T. Da mesma forma, o tempo entre duas bordas de descida sucessivas é igual a T.
borda ascendente
período (T)
nível baixo
nível alto
borda descendente
Figura 4.2 - Exemplo de sinal de relógio (clock).
A freqüência de um sinal de relógio, representada por f, é definida como sendo o inverso do período, ou seja:
f  1
T
(4.1)
Para medir-se o período, usa-se os múltiplos do segundo: ms (milissegundo = 10-3s), s (microssegundo = 10-6s), ns (nanossegundo = 10-9s) e ps (picossegundo = 10-12s). Para medir- se a freqüência, usa-se os múltiplos do hertz: kHz (quilohertz = 10+3Hz), MHz (megahertz = 10+6Hz) e GHz (gigahertz = 10+9Hz). Um hertz equivale a 1/1s (i.e., o hertz é o inverso do segundo).
Exemplo 4.1: um circuito digital síncrono é cadenciado pelo uso de um sinal de relógio de 200 MHz. Qual é o maior atraso permitido para um circuito combinacional qualquer dentro deste circuito.
Ora, se esse circuito deve trabalhar à freqüência de 200 MHz, então, cada um de seus blocos combinacionais deve ter um atraso inferior ao período do relógio, o qual pode ser calculado por:
T 	1
200x106 Hz
 0,005x10 6 s  5x109 s  5ns
Num circuito seqüencial síncrono, o sinal de relógio determina quando os elementos de memória irão amostrar os valores nas suas entradas. Conforme o tipo de circuito utilizado como elemento de memória, esta amostragem das entradas pode ser sincronizada pela borda ascendente ou pela borda descendente do relógio. Seja qual for o tipo de sincronização, o tempo que transcorre entre duas amostragens sucessivas equivale a T, o período do relógio. Isto implica que, qualquer mudança no estado de um circuito seqüencial síncrono irá ocorrer somente após a borda do sinal de relógio na qual seus elementos de memória são disparados. A figura 4.3 mostra o diagrama de blocos de um circuito seqüencial síncrono.
Os elementos de memória utilizados nos circuitos seqüenciais síncronos são denominados flip-flops. Um flip-flop é um circuito digital que possui duas entradas e duas saídas e é capaz de armazenar um bit de informação. As duas entradas não sãointercambiáveis: uma é reservada ao sinal de controle (relógio) e a outra recebe o dado (bit) a ser armazenado. As saídas correspondem ao dado (bit) armazenado e ao seu complemento. O sinal de relógio determina o instante em que o flip-flop amostra o valor do dado, podendo corresponder a uma borda de subida ou a uma borda de descida, dependendo de como o flip- flop é constituído. O diagrama da figura 4.3 mostra que o valor de cada variável de estado é armazenado num flip-flop específico. Os valores que representam o próximo estado só são amostrados na borda ativa do relógio. Logo, o estado atual fica armazenado no conjunto de flip-flops até que uma nova borda do relógio chegue, quando então o próximo estado passa a ser o estado atual e um novo próximo estado será gerado pelo circuito combinacional.
entradas..
..
saídas
.
.
.
.
.
.
.
.
.
.
.
variáveis do próximo estado
circuito combinacional
elementos de memória (flip-flops)
variáveis do estado atual
Figura 4.3 - Diagrama de blocos de um circuito seqüencial síncrono.
Desde que devidamente alimentado com energia, um flip-flop pode manter indefinidamente um estado, até que os sinais de entrada assumam uma configuração tal que o façam mudar de estado. Essa configuração depende de como o flip-flop é constituído. O estado em que um flip-flop se encontra usualmente é associado ao valor binário que ele está armazenando. Desta forma, num dado instante, um flip-flop estará armazenando ou o valor lógico 1 (um) ou o valor lógico 0 (zero), pois esses são os dois valores possíveis para uma variável Booleana.
Latches
Os vários flip-flops existentes se diferenciam pelo número de entradas que possuem e na maneira pela qual tais entradas afetam o estado em que o flip-flop se encontra. Os tipos mais básicos de flip-flops são denominados latches. Os latches operam por níveis dos sinais de entrada (diz-se que são sensíveis a nível) e servem como base na construção dos flip-flops mais sofisticados.
Apesar de serem capazes de armazenar informação binária, os latches são pouco utilizados na construção de circuitos seqüenciais síncronos por serem menos práticos do que os flip-flops.
A seguir, serão estudados o latch RS, o latch RS controlado e o latch D.
O Latch RS
O latch RS é o latch mais simples que existe. Ele pode ser construído com o uso de duas portas nor de 2 entradas cada, conectadas conforme mostra a figura 4.4. Note que há duas entradas, chamadas R e S, e duas saídas, Q e Q . Note também que existe uma conexão entre a saída Q e a outra entrada da nor n2. Existe também uma conexão entre a saída Q e a outra entrada da nor n1. Conexões entre saída e entrada são denominadas realimentações, e no caso de circuitos digitais, são responsáveis pela propriedade de armazenamento apresentada pelo circuito.
R Qn1
n2
S Q
Figura 4.4 - Latch RS com portas nor.
Conforme já citado na introdução deste capítulo, circuitos que possuem algum tipo de realimentação são ditos seqüenciais, pois seu comportamento não depende somente dos valores das entradas, mas também do estado em que o circuito se encontra. Assim, a análise do funcionamento do latch RS obedecerá os seguintes passos:
Identificação de uma combinação de entradas capaz de determinar o estado do latch de maneira independente do estado anterior (se isso for possível)
Assumindo o estado determinado no passo 1 como sendo o estado inicial, aplicação de uma nova combinação de entradas para verificar como o circuito se comporta (se muda de estado ou não);
Repetição dos passos 1 e 2 para cada combinação de entradas capaz de determinar o estado do circuito de maneira independente.
A partir do procedimento anterior encontrar-se-á uma tabela de comportamento denominada tabela de transição de estados (ou simplesmente, tabela de transição), a qual é característica deste latch. Em particular, cada latch e cada flip-flop possui um comportamento que pode ser expresso em termos de uma tabela de transferência que lhe é própria.
Para o latch RS da figura 4.4, imaginemos que sejam aplicados simultaneamente os valores 1 e 0 às entradas R e S, respectivamente, no instante de tempo t0. Ora, sabemos que o valor 1 aplicado a qualquer uma das entradas de uma porta nor determina o valor da saída desta porta como sendo 0, independente dos valores das demais entradas. Logo, se for aplicado R=1 e S=0 em t0, a saída Q se estabilizará com valor 0 em t0+td(n1), onde td(n1) é o atraso da porta nor n1. Como existe uma ligação física (ou seja, um fio) entre Q e uma das entradas da porta nor n2, a partir do tempo t0+td(n1) ambas entradas desta porta estarão estabilizadas em 0. Então, a partir do tempo t0+td(n1)+td(n2), onde td(n2) é o atraso da porta nor n2, a saída Q estará estabilizada com o valor lógico 1.
Imaginemos agora que na seqüência de operação deste latch foram aplicados os valores R=0 e S=0 às suas entradas no instante de tempo t1, com t1>t0+td(n1)+td(n2) (ou seja, bem depois da aplicação de R=1 e S=0). Em função dos atrasos das portas n1 e n2, as saídas Q e Q não se alterarão imediatamente. Logo, para efeitos de análise, podemos considerar que a entrada de n1 que está conectada a Q continua com o valor lógico 1 e que a entrada de n2 que está conectada a Q continua com o valor lógico 0. Desta forma, logo após o instante t1, n1 terá 0 e 1 em suas entradas, fazendo com que sua saída, que é a saída Q do circuito, permaneça no valor lógico 0. De maneira semelhante, logo após t1, n2 terá em suas entradas 0 e 0, fazendo com que sua saída, que é a saída Q do latch, permaneça com o valor lógico 1. As formas de onda que ilustram o resultado da aplicação sucessiva destes dois “vetores de entrada” (R=1;S=0) e (R=0;S=0) no latch RS são mostradas na figura 4.5.
Suponhamos agora que a seqüência de valores aplicados às entradas do latch é (R=0;S=1) em t0 e (R=0;S=0), em t1. Então, em t0+td(n2) a saída Q se estabilizará com o valor lógico 0. Como existe uma ligação física entre a saída Q e uma das entradas da porta nor n1, após o instante t0+td(n2) ambas entradas de n1 estarão estabilizadas em 0. Então, a partir do instante t0+td(n2)+td(n1), a saída Q estará estabilizada com o valor lógico 1. Supondo novamente que t1>t0+td(n2)+td(n1), podemos admitir que imediatamente após t1 as saídas Q e Q ainda se mantêm com seus valores anteriores, quais sejam Q=1 e Q =0. Desta forma, n1 terá o valor lógico 0 em ambas entradas, resultando que Q se mantém em 1. De forma similar, n2 terá em suas entradas os valores 1 e 0, resultando que Q se mantém em 0. A figura 4.6 mostra as formas de onda resultantes da aplicação do vetor de entrada (R=0;S=1) em t0, seguido do vetor (R=0;S=0), em t1. Note que td(n1) e td(n2) podem ser valores bem diferentes. Note ainda que em ambos casos, o atraso para a estabilização do latch sempre será td(n1)+td(n2).
Note que para todas as situações estudadas até aqui, os valores exibidos pelas saídas Q e Q são sempre complementares. É justamente por esse motivo que elas recebem essas denominações. Entretanto, se aplicarmos o vetor de entrada (R=1;S=1), ambas saídas se estabilizarão em 1, o que conflita com o que foi colocado anteriormente. Ora, se um latch deve ser capaz de armazenar um dentre os dois estados possíveis para uma variável Booleana e se o estado está associado ao valor de Q e Q (Q exibe o estado e Q , o seu complemento), então qual seria o estado representado pela situação Q=1 e Q =1? Por não haver uma resposta plausível a essa pergunta, foi convencionado que esse seria um estado proibido (ou indeterminado), de modo que a situação (R=1;S=1) deve sempre ser evitada, no caso do latch RS.
Conforme já mencionado na introdução dessa seção, um latch, assim como um flip-flop, pode assumir um dentre dois estados possíveis. Esses estados correspondem aos valores que uma variável Booleana pode assumir, ou seja, 0 e 1. O estado 0 também é chamado estado reset e o estado 1 é também chamado estado set.
Conversão AD e DA 
As características mais importantes dos conversores AD e DA são o tempo de conversão, a taxa de conversão,que indicam quantas vezes
o sinal analógico ou digital é quantificado ou reconstruido por segundo, e a resolução N. O tempo total necessário desde a obtenção do sinal analógico (ou digital) até a sua conversão final é chamado de tempo de conversão. Para a maioria dos conversores que não tenham nenhum atraso adicional, o tempo de conversão é essencialmente idêntico ao inverso da taxa de conversão. Entretanto, isto não é válido para os conversores tipo “pipelining”, onde novas conversões são iniciadas antes da conversão precedente ser concluída.
Uma grande quantidade de técnicas tem sido desenvolvida para se conseguir alcançar cada vez mais altas resoluções e em conjunto com grandes taxas de amostragem, principalmente, na conversão AD. Apresentarem, a seguir, algum tipos de técnicas que achamos mais importante do ponto de vista de inserção no mercado.
O maior desafio para o projetista de circuitos integrado em desenvolver novas técnicas em encontra na conversão A/D. Assim, a maior parte das técnicas descritas aqui se encaixa nessa categoria de conversão.
s
Alguns tipos de conversores A/D
De um modo geral os conversores A/D podem ser divididos em alguns tipos técnicas, conforme as suas características fundamentais de conversão:
· Paralelo – flash
· Aproximações sucessivas
· Tipo Contador
· Integrador simples e dupla rampa
· Redistribuição de carga
· Sigma-Delta
Conversor A/D Paralelo ou “flash”
O conversor A/D paralelo é, também, conhecido como “flash”ou simultâneo. A figura A.19.1 mostra um exemplo de um conversor A/D paralelo de 3 bits, sendo que a voltagem de entrada analógica de entrada é comparada às voltagem fixas de referências para cada nível do códico digital, do início a te o fim da escala. Para uma resolução de N bits são necessários (2N – 1) comparadores e igual quantidade de níveis de referência. A grande vantagem do conversor A/D paralelo é a grande rapidez na conversão, porque o sinal analógico de entrada é comparado diretamente e simultaneamente com cada nível de voltagem de referência em comparadores distintos.
VIN
7VREF/8VREF
LATCH
3R/2
RLATCH
RLATCH
MSBCircuito Codificador de Saída
R	2SBLATCH
LSB
RLATCH
RLATCH
RLATCH
 	 	
R/2VREF/16
Figura A.19.1 Conversor A/D tipo Paralelo (“Flash”)
Os conversores tipo paralelo têm como circuito básico de entrada um pré-amplificador e um latch, que atuam juntos em uma configuração de circuito comparador. Na saída dos comparadores é necessária a colocação de um circuito de codificação que irá receber os sinais dos comparadores e codificar o sinal de saída em código binário (ou “GRAY”). A maioria das aplicações dos conversores A/D paralelo são no processamento de sinais de de alta freqüência, como sinais de vídeo, por exemplo, que necessitam de taxa de conversão da ordem de 5 a 50 MHz.
Como pode ser observado na figura A.19.1, são necessários (23 –
1) 7 comparadores com 7 níveis de referência (steps) de voltagem. Todas as entradas dos comparadores são conectadas entre si e recebem a voltagem analógica de entrada simultaneamente. Para um determinado valor de Vin, todos os comparadores cuja voltagem de referência estiver abaixo deste irão para o nível baixo e os demais comparadores cuja voltagem de referência estiver acima irão para o nível alto.
Nas saídas dos comparadores, teremos o chamado código termômetro. A tabela A.19.1 mostra este código para um conversor de 3 bits.
Teoricamente a conversão A/D pode ser realizada em apenas uma ciclo de clock, embora, na prática utilize-se normalmente 2 ciclos de clock, um para amostrar o sinal, comparar e reter o sinal e outro para completar a operação de codificação. Este tempo é chamado de latência.
Tabela A.19.1 Códigos
	Nível
	Código Termômetro
	Código Binário
	0
	0000000
	000
	1
	0000001
	001
	2
	0000011
	010
	3
	0000111
	011
	4
	0001111
	100
	5
	0011111
	101
	6
	0111111
	110
	7
	1111111
	111
A grande dificuldade ou desvantagem dos conversores A/D paralelo é o aumento do número de comparadores de latch e complexidade do codificador à medida que se aumenta a resolução, isso ocasiona um enorme aumento na área de silício e consumo de potência, devido ao grande número de componentes.
Em um conversor de 10 bits (1023 comparadores e latchs) o consumo pode chegar a 3W, e uma capacitância de entrada da ordem de 300 pF.
O conversor A/D paralelo é o mais rápidos dentre todos os tipos de conversores e normalmente é construído utilizando-se a versão mais rápida de uma determinada tecnologia.
Existem algumas variações dessa técnica que procuram minimizar estes problemas com o mínimo de perdas no desempenho.
Conversor A/D Tipo Aproximação sucessiva
Esta técnica é muito utilizada nos conversor disponível comercialmente, principalmente que esta é a uma das que mais se aproxima da técnica tipo “flash” sem as desvantagens conhecidas.
A figura A.19.2 mostra um conversor A/D que utiliza a técnica de aproximação sucessiva. Como pode ser observado na figura este tipo de conversor utiliza uma técnica de realimentação para relacionar uma voltagem analógica de entrada com um código digital correspondente (conforme os N bits de resolução do conversor). No início do processo de conversão o “shift register”e o “holding register” são zerados. Na primeira etapa de conversão o MSB do “holding register” é colocado em nível alto (1 lógico) e os demais mantidos em nível baixo (0 lógico). É, então, realizada uma comparação entre o resultado de saída do conversor D/A (VO) e o sinal de entrada (VIN). Se VO < VIN, o nível “1” é mantido para o MSB, caso contrário é substituído por “0”. A etapa seguinte repete o mesmo processo para o 2-SB. Isso continua até que todos os N bits tenham sido verificados. A decisão de manter o nível lógico “1” ou substituir por “0” é realizada pelo comparador e pelo registrador de aproximação sucessiva. O controle lógico controla o início e o fim de cada etapa de aproximação e o resultado destas etapas são retidas no “holding register”. O sinal de saída é válido apenas quando todo o processo for concluído e isto é sinalizado pelo sinal de “status”do controle lógico.
Este conversor permite maiores resolução que o conversor paralelo e os seus pontos críticos são o comparador e o conversor D/A, e, além de um circuito “sample and hold”, S/H que deve ser colocado na entrada destes para manter a voltagem entrada amostrada constante em todo processo de conversão. O ciclo de conversão é de (N+2) ciclos de clock.
B1 B2 B3Registrador de aproximação sucessiva
Clock
Start/Stop
VIN
Comparador
LSB
Status
 	
MSB
V0
N Bits Conversor D/A
Controle Lógico
N Bits Holding Register
N Bits Shift Register
BN
Figura A.19.2 Conversor A/D tipo Aproximação Sucessiva.
A figura A.19.3 mostra a seqüência de processo de um conversor A/D de 04 bits.
Figura A.19.3 Funcionamento de um conversor A/D tipo aproximação sucessiva de 04 bits.
Conversor A/D tipo Contador
Este tipo de conversor, também chamado de conversor “staircase”é bastante simples. A figura A,19.4 mostra na forma de diagrama de bloco a estrutura desse conversor. A saída de um contador binário de N bits (paralelos) alimenta um conversor D/A , cuja saída é incrementada e dirigida para a entrada de um comparador juntamente com o sinal analógico de entrada a ser digitalizado. Quando os dois sinais (saída do conversor D/A e sinal analógico de entrada) ficarem iguais, o sinal de saída do comparador pára os contadores binários, cujo valor nesse instante é colocado na saída do conversor A/D e corresponde ao valor
digital equivalente ao nível de voltagem do sinal analógico e novamente e ciclo se repete. Esse tipo de conversor é considerado lento porque a cada ciclo de conversão a contagem deve ser repetida até alcançar o valor digital equivalente ao sinal de entrada, o que pode demorar vários ciclos de clock.
VIN
S/H
Comparador
Controle Lógico
Clock Hold
V0
LSB
N Bits Conversor D/A
B1 B2 B3
Código binário N bits
Reset
BN
MSB
Contador binárioN bits
Saída Digital
N
Latchs
Figura A.19.4 Conversor A/D tipo contador
Uma variação deste tipo de conversor utiliza um contador tipo “up- down” nesse caso também chamado de conversor “tracking” ou conversor tipo servo. Isso diminui o tempo de conversão pela
possibilidade do contador alcançar mais rapidamente o valor digital final. Os ponto críticos de precisão desse tipo de conversor são o comparador e o conversor D/A. O sinal analógico deve ser mantido constante durante todo tempo de convenção e, portanto, deve ser colocado um circuito S/H (“sample and hold”) na entrada do conversor. É possível obter alta resolução neste tipo de conversor (até 16 bits). Este conversor é adequado para o uso em aplicações onde é necessária uma boa resolução e uma taxa de conversão moderada. Por exemplo, um conversor com resolução de 14 bits e taxa de amostragem de 100kHz.
É importante lembrar aqui que os valores para resolução e taxa de amostragem de um certo tipo de conversor, depende fortemente do estado da arte da tecnologia utilizado para implementar a técnica.
Conversor A/D tipo integrador
Esse tipo de conversor apresenta bastante variações em seu modo de implementação, contudo, o princípio básico é integrar a voltagem de entrada analógica ou uma referencia de voltagem ou, ainda, ambas e o resultado obtido é utilizado para controle do número de ciclos de clock na entrada de um contador binário para obter uma saída digital que represente a voltagem analógica de entrada. A figura A.19.5 mostra um diagrama em bloco simplificado desse tipo de conversão.
Dependendo do modo de operação, estes conversores são chamados de conversores indiretos ou por modulação de largura de pulso (PWM).
Normalmente esse tipos de conversores não são igualmente rápidos como os tipos que serão descritos a seguir, porém, permitem uma alta resolução a um baixo custo e possuem outra característica importante
que é a boa rejeição a interferências ou ruído. A conversão, de um modo geral, necessita de vários ciclos de clock.
Reset
VIN
S
C
R
T
VREF
Integrador
Gate
Comparador 	
VIN
S/H
Clock
Hold
Reset
LSBCódigo binário N bits
B1 B2 B3
BN
MSB
N
Latchs
Contador binário N bits
Saída Digital
A figura A.19.5 Conversor A/D tipo integrador(básico)
O funcionamento desse conversor é bastante simples. Inicialmente, o contador e o integrador são resetado, e a saída do comparador vai para um nível baixo, habilitando os pulsos de clock na entrada do contador. Após a liberação do pino de reset o integrador produz na sua saída uma
voltagem igual a
Vint = RCVREF.t	(A.19.1)
A tensão do integrador cresce linearmente com o tempo e o contador é incrementado.
Quando essa tensão se iguala à tensão de referência, VIN o comparador muda para o nível baixo e a contador pára de contar e fornecendo para o latch de saída o sinal digitalizado.
A voltagem na de saída do integrador no instante T é igual a VIN, portanto, da equação (A.19.1) temos
Vint êt=T = RCVREF.T = VIN
T = 1/ RC .VIN /VREF	(A.19.2)
O número de pulso acumulado no contador é igual à saída digital, e é dado por
Npulso = fclock .T = 1/ RC .VIN /VREF	(A.19.3)
Ou seja, temos na saída digital um proporcional a voltagem analógica de entrada.
Este tipo de conversor apresenta como principais desvantagens, a dependência com a constante de tempo de integrador (RC) e o offset do
comparador.
Uma implementação ligeiramente diferente do conversor integrado de simples rampa e o conversor integrador com dupla rampa. Que procuram eliminar as desvantagens do conversor de simples rampa. A figura A.19.6 mostra um diagrama em bloco desse conversor.
-VIN
S/H
S
Reset
R
S	VIN1
C
0
VIN2
2N-1
VREF
VREF
Integrador	 	
Comparador 	
Gate
Clock
Start/StopReset
Contador binário N bits
Hold
LSBCódigo binário N bits
B1 B2 B3
BN
MSB
N
Latchs
Figura A.19.6 Conversor A/D tipo dupla rampa
Saída Digital
No processo de conversão existem duas fases(ver figruaA.19.7). Na fase 1 a chave S liga o integrador na tensão de entrada, -VIN, e o integrador fornece na sua saída um sinal que cresce linearmente com o tempo e tem uma inclinação variável que depende do valor da tensão de entrada e da constante de tempo RC. Nesta fase o intervalo de tempo de integração é fixo e igual ao máximo valor que depende do clock e do numero de bit do contador e conseqüentemente do conversor. Este tempo é dado por:
T1 = (2N – 1).TC = (2N – 1)/fCLOCK	(A.19.4)
Ao final desse tempo a tensão na saída do integrador, VI, vale:
VI =VIF = (1/RC) VIN .T1	(A.19.5)
Na fase 2 a chave S agora conecta uma tensão de referência, VREF, na entrada do integrador que fornece na sua saída um sinal que decresce com uma inclinação constante até atingir um valor de tensão igual a zero. O tempo nessa segunda fase (T2) pode ser calculado facilmente. A tensão de saída do integrador é dada por:
VI = VIF - (1/RC) VREF .T2 = 0 V	(A.19.6)
Substituindo a equação (A. 19.5) em (A.19.6) e após (A.19.4) resulta (1/RC) VIN .T1 - (1/RC) VREF .T2 =0
logo
T2 = VIN .T1 / VREF = (2N – 1)/fCLOCK.. VIN / VREF	(A.19.7)
Como podemos observa na equação (A.19.7) o tempo medido pelo contador agora não depende da constante de tempo RC do integrador. Além disso, a tensão de offset não produz nenhum erro nesse conversor. É deixado como exercício para o aluno mostrar que o erro de offset do comparador não introduz erro nessa conversão digital.
Figura A.16.7 Fases no processo de conversão dupla rampa.
MEMÓRIAS
As memórias são um dos principais componentes da eletrônica digital sequencial , como tambem dos circuitos microprocessados ou microcontrolados. São nas memorias que são guardadas as instruções com as quais o sistema, seja ele computador ou microcontrolador se orienta, nas memorias tambem são armazenadas informações codificadas digitalmente. Estas informações nada mais são do que informações relativas a processamento com resultados de operações arimetricas, endereços, variaves de processo, comando de operaçoes, entre muitas outras informações
Duas informações são indispensaveis quando se trata de memórias: o Dado que é a informação guardada já citada anteriormente e o Endereço que a é localização da informação. As memorias acessam informações em lugares denominados localidades de memórias, cada uma das localidades de uma memória possui um conjunto de bits no que nos permite o seu acesso. A esse conjunto de bits damos o nome de endereço. Esse conceito é de fácil compreensão, pois como o próprio nome diz, o conjunto de bits representa o endereço da localidade onde está armazenada uma informação.
Na Figura abaixo temos uma representação simplificada de uma memória genérica.
ROM (Read Only Memory)
Memória somente de leitura, é gravada de fabrica a pedido do cliente, só pode ser gravada uma única vez é só compensa financeiramente para largas escalas de produção, os cartuchos antigos de vídeo games eram produzidos com este tipo de memória.
PROM (Programmable Read Only Memory)
Memória programável somente de leitura, são memórias adquiridas sem programa e gravadas pelo cliente ou projetista, porém estas memorias apenas podem ser gravadas uma única vez, são uteis para produções de média escala.
EPROM (Erase Programmable Read Only Memory)
Memórias apagáveis e programáveis apenas de leitura, foram o primeiro tipo de memória não volátil com a capacidade de múltiplas regravações, sua programação é elétrica e seu apagamento por luz ultravioleta, característica desconfortável pela necessidade de retira-la do circuito para nova programação, porém é uma memória barata e que possibilitava grandes capacidades, muito utilizada como BIOS de computadores pessoais (PCs).
EEPROM (Electric Erase Programmable Read Only Memory)
Memória somente de leitura de apagamento e programação elétrica, essa memória revolucionou esse tipo de sistema, pois possibilitava a programação e reprogramação de maneira elétrica sem a necessidade da retirada do componente do circuito, porém demandade grande complexidade de projeto o que reduz sua capacidade e eleva seu preço. Este tipo de memoria também possui um numero limitado de ciclos de gravação.
Memória Flash
é uma das memórias mais utilizadas hoje em dia e foi um grande desafio tecnológico sua concepção, pois era necessária uma memória tão barata e com a mesma capacidade de uma EPROM, porém com a facilidade de programação e reprogramação de uma EEPROM, e isso foi obtido com a redução das espessuras de óxidos de isolação dos transistores integrados no CI. A memória flash é de alta densidade, baixo custo, não volátil e rápida (para leitura e não para escrita), essas memórias são encontradas em uma infinidade de locais como, por exemplo, em cartões de memórias (Memory stick), maquinas fotográficas, mp3 players portáteis ou mesmo integradas em componentes como, por exemplo, microcontroladores. Geralmente as memórias FLASH são utilizadas para gravar a programação do microcontrolador, por causa da grande velocidade e armazenamento.
NVRAM (Non- Vlatile RAM)
Esta memória é idêntica a SRAM, porem ela tem uma bateria de backup que a ser desligadas, a bateria de backup a alimenta mantendo os dados salvos na memória. Geralmente é utilizada no clock do computador, onde existe uma bateria de Li que alimenta a memória mesmo com o computador desligado.
RAM Estática (SRAM)
Memórias de acesso aleatório (Random Access Memory) que são construídas com flip-flops e, portanto apenas perdem os dados com o desligamento da energia elétrica, são caras e de baixa capacidade. São as utilizadas pelos microcontroladores, é na SRAM onde ficam armazenados os valores das variáveis de um programa.
RAM Dinâmica (DRAM)
– Memórias de aceso aleatório que são construídas cada célula com apenas um transistor FET, são mais baratas e atingem altas capacidades, porém mesmo sem o desligamento da energia perdem seu conteúdo e, portanto necessitam periodicamente de um ciclo de reativação chamado de “Refresh Memory”.