Relatório SAP

Prévia do material em texto

Relatório de testes das unidades componentes do SAP-1 
Engenharia de Telecomunicações 
Davi Silva Sousa – 154 350 031 
 
1 – Objetivo 
 
 Testar as unidades que compõem o SAP 1 (Simples-As-Possible) no Logisim. 
 
2 – Desenvolvimento 
 
 Utilizando o Logisim, foi montado o projeto da Figura 1 tendo como modelo o circuito 
original apresentado pelo Malvino (página 257, Figura 10-1 Arquitetura do SAP-1). 
 
 
Figura 1 - Arquitetura do SAP-1 no Logsim. 
 
• Contador de Programa: Para montar o contador de programa foi inserido um registrador 
de 4 bits conectado a um circuito somador. No estado T2 o registrador é habilitado pelo 
pulso de clock e pode ser reiniciado pelo CLR. A conexão do barramento W é feita por 
um buffer tri-state controlado pelo sinal Ep. 
 
• Registrador de endereços de Memória: O registrador REM, é controlado pelo sinal 
“!Lm”. Durante o pulso de clock esse registrador armazenará os 4 bits menos 
significativos do barramento W. Esse valor é utilizado para endereçar a memória RAM. 
 
• Registrador de Instruções: O registrador de instruções, mostrado na Figura 1, é 
controlado pelo sinal “!Li”, responsável por habilitar o registrador durante o pulso de 
clock. O registrador pode ser reiniciado a partir da entrada CLR. Sua conexão com o 
barramento W (somente os 4 bits menos significativos) é feita por um buffer tri-state 
controlado pelo sinal Ei. 
 
• Registrador Acumulador: Esse registrador é controlado pelo sinal “!La” responsável 
por habilitar o registrador durante o pulso de clock CLK. O registrador é conectado ao 
módulo somador/subtrator, já sua conexão com o barramento W é feita por um buffer tri-
state controlado pelo sinal Ea. 
 
• Registrador B: É controlado pelo sinal !Lb responsável por habilitar o registrador 
durante o pulso de clock CLK. Esse registrador tem conexão apenas com o módulo 
somador/subtrador. 
 
• Módulo Subtrator e Somador: Sua conexão com o barramento W é feita por um buffer 
tri-state controlado pelo sinal Eu. 
• Registrador de Saída: controlado pelo sinal !Lo que é responsável por habilitar o 
registrador durante o pulso de clock. Esse registrador aciona um conjunto de 8 leds. 
 
• Controlador e Sequencializador: É responsável por gerar os sinais de estado da unidade 
de controle. A cada pulso de clock o bit de valor 1 é deslocado no registrador. O 
processamento é encerrado quando a instrução é decodificada. 
 
• Memória RAM: A memória RAM, tem como sinal de controle a entrada CE. Com esse 
sinal em zero, os dados do endereço selecionado são passados para o barramento W. 
 
2.1 – Execução do programa 
 
 Na tabela abaixo, tem-se o conteúdo da memória em que instruções e dados são 
armazenados. Foram gerados os pulsos de clock para o SAP-1 entrar em operação. 
 
0H LDA 9H 0000 0001 
 
 
Instruções 
1H ADD AH 0001 1010 
2H ADD CH 0001 1011 
3H SUB CH 0010 1100 
4H OUT 1110 0000 
5H HLT 1111 0000 
6H XX XXXX XXXX 
 
 
Dados 
7H XX XXXX XXXX 
8H XX XXXX XXXX 
9H 10H 0001 0000 
AH 14H 0001 1000 
BH 18H 0001 1000 
CH 20H 0010 0000 
 
Figura 2 – Conteúdo da Memória RAM 
 
3 – Referências Bibliográficas 
 MALVINO, A.P. Microcomputadores e Microprocessadores. McGRAW-HILL do Brasil, 
1985.