familias logicas 2010 ok

Prévia do material em texto

1 
 
 
 
 
Faculdade de Engenharia de Ilha Solteira – Departamento de Engenharia Elétrica 
Circuitos Digitais I –Prof.a Suely Cunha Amaro Mantovani. – 1o.sem/2010 
 
Famílias Lógicas 
 
 O desenvolvimento da tecnologia dos Circuitos Integrados (CIs), possibilitando a 
colocação em um único invólucro diversos componentes interligados, permitiu o 
desenvolvimento muito rápido da eletrônica digital e do projeto de sistemas digitais. Foram 
criados uma série de circuitos integrados que continham numa única pastilha as funções lógicas 
mais usadas, a partir das quais o projetista tinha a facilidade de encontrar todos os blocos para 
montar seus sistemas digitais. 
 Estas séries de CIs formaram várias famílias lógicas que consistiam em um grupo de 
dispositivos compatíveis com os mesmos níveis lógicos e tensões de alimentação, e por isso 
podiam ser conectadas diretamente, a saída de um dispositivo a entrada de outro, se ambos 
fossem da mesma família . 
 Com a popularidade dos CIs , tornou-se necessário conhecer as características gerais 
destes circuitos e de algumas das famílias lógicas mais populares. As famílias lógicas mais 
comuns podem ter a seguinte classificação: 
 
 
Fig 1- Famílias Lógicas mais comuns 
 
 CIs digitais são um conjunto de resistores, diodos, capacitores e transistores fabricados sobre o mesmo 
substrato de material semicondutor (geralmente, sílicio), cuja denominação comum é chip. Os chips são 
encapsulados em invólucros de plástico ou cerâmica, com pinos metálicos para conexão dos CIs com outros 
dispositivos.Um dos tipos mais comum de invólucros é o dual-in-line (DIP) mostrado na Fig.2. 
 
 2 
 
 
Fig.2 - Chips e seus encapsulamentos - invólucros de plástico ou cerâmica. 
 
Os CIs digitais são classificados também, de acordo com sua complexidade, medida pela quantidade de portas 
lógicas no substrato. Atualmente, existem seis níveis de complexidade que estão mostrados na tabela1. 
 
TABELA 1 
 
Exemplos de CIs SSI : 7404- inversor; 7410 -3 NANDS de 3 entradas 
CIs MSI 74153 – MUX; 74161 contador binário; 74181 –ULA 
 CIs LSI: MM57100 (circuitos de jogo de TV); MM5758 (calculadora científica) e pequenas memórias 
CIs VLSI ou GSI : grandes memórias e microprocessadores 
CIs ULSI: Circuitos Integrados modernos de Multifunções. 
 
 3 
 Nos sistemas digitais atuais, os CIs MSI e de integração em larga escala ( LSI, VLSI, ULSI, GSI) 
realizam a maioria das funções que antes eram realizadas por circuitos com vários CIs SSI. Contudo, os chips 
SSI são usados como 'interface” entre os CIs mais complexos. 
 A Indústria atual da eletrônica Digital se volta para os Dispositivos Lógicos Programáveis ( PLDs) de 
qualquer tamanho. A maioria destes circuitos integrados são fabricados do tipo PLCC –Plastic Leaded Chip 
Carrier Package (fig 3- d). 
 
 
Fig.3 - Chips e seus encapsulamentos - invólucros de plástico ou cerâmico. 
 
 
CIs Digitais Bipolares e Unipolares 
 
 Os CIs digitais podem ser classificados também pelo tipo de componente eletrônico empregado nos 
seus circuitos. 
• CIs bipolares utilizam os transistores bipolares (NPN ou PNP) como elemento principal. 
• CIs unipolares: utilizam transistores por efeito de campo (MOSFET canal P ou canal N) como 
elemento principal. 
 
 Nos últimos 30 anos, a família TTL (Transistor-Transistor Logic) foi a principal família de CIs 
digitais. A série 74 - comercial de aplicação civil - foi a primeira série da família TTL. Hoje a série 74 é usada 
como padrão de comparação embora não seja empregada em projetos modernos. A Fig.4a mostra o circuito de 
uma porta INVERSORA TTL contendo vários transistores bipolares. 
 4 
 
Fig.4 – (a) Porta INVERSORA TTL contendo vários transistores bipolares 
(b) Porta INVERSORA CMOS 
 
 A família TTL está perdendo a liderança nas categorias de CIs SSI e MSI para a família CMOS 
(Complementary Metal-Oxide -Semiconductor). A família CMOS usa transistores unipolares MOSFET de 
canal N e canal P como elemento principal no circuito. A Fig.4b mostra uma porta INVERSORA CMOS 
padrão. Os CIs SSI e MSI digitais são dominados pelas famílias TTL e CMOS. 
 
 
Família TTL 
 
 A família TTL é constituída de várias séries, conforme a tecnologia com que são fabricadas e suas 
características técnicas. A tabela 2 identifica o CI de cada série pelo prefixo usado . 
 
Tabela 2 
 
 
 A linha de CIs TTL 54/74, introduzida em 1964, pela Texas Instruments, foi a série mais popular de 
CIs digitais. O prefixo 74 identifica os CIs TTL comerciais (para aplicação civil) e o prefixo 54 identifica os 
CIs TTL de aplicação militar não disponíveis comercialmente. As diferenças entre as séries TTL são definidas 
por suas características elétricas como dissipação de potência, tempos de propagação, velocidade de 
comutação. Não há diferenças na disposição dos pinos ou na operação lógica realizada pelos circuitos internos. 
A série 54, pode operar em temperaturas e tensões maiores que a série 74. 
 5 
 As séries 54/74 usam uma tensão de alimentação nominal de 5V (VCC). A série 74 opera de modo 
confiável na faixa de 4,75 a 5,25V, e a série 54 pode usar uma faixa de 4,5 a 5,5V. As temperaturas de 
operação podem variar de 0 a 70ºC para CIs 74, enquanto a série 54 suporta temperaturas de -55 a +125ºC. 
 
Família CMOS 
 
 As várias subfamílias CMOS disponíveis são resumidas na tabela 3. A série 4000 é a mais antiga das 
séries CMOS. Esta série apresenta várias das funções lógicas da família TTL, porém não é compatível pino a 
pino com os CIs TTL. As séries74C, 74HC, 74HCT, 74AC e 74ACT são as mais novas da família CMOS. As 
três primeiras séries, 74C, 74HC, 74HCT,são compatívieis pino a pino com os CIs TTL correspondentes. As 
séries 74HC, 74HCT operam a velocidades maiores que os CIs da série 74C. A série 74HCT é eletricamente 
compatível com os CIs TTL, podendo ser conectados entre si sem qualquer circuito de interface. As séries 
74AC e 74ACT são CIs de alto desempenho e não são compatíveis pino a pino com TTL. Os CIs 74ACT são 
eletricamente compatíveis com TTL. 
 
Tabela 3 
 
 
Alimentação e Terra 
 
 Em circuitos TTL, o pino de alimentação é chamado VCC. Nos circuitos CMOS, o pino de alimentação 
é chamado de VDD. Como muitos CIs CMOS são empregados juntos com TTL, então VCC também é usado 
para designar o pino de alimentação desses CIs CMOS. 
 
Faixas de Tensão para Níveis Lógicos 
 
 Para CIs TTL, VCC é nominalmente +5V. Para CIs CMOS, a tensão de alimentação VDD pode estar na 
faixa de +3 a +18V, embora +5V seja a tensão mais usada, principalmente quando CMOS está sendo 
empregado no mesmo circuito que TTL. 
 Para os CIs TTL padrões, as tensões de entrada aceitáveis para os níveis lógicos 0 e 1 estão mostradas 
na Fig.5a. Nível lógico 0 é qualquer tensão na faixa de 0 a 0,8V; e qualquer tensão na faixa de 2,0 a 5,0V é 
considerada nível lógico1.Tensões que não estão dentro destas faixas são consideradas indeterminadas e os 
fabricantes não garantem o funcionamento lógico correto do CI para tensões indeterminadas. 
 A Fig.5b mostra as faixas de tensões para os níveis lógicos 0 e 1 dos CIs CMOS com tensão de 
alimentação VDD igual a +5V. Tensões entre 0 e 1,5V são reconhecidas como nível lógico 0, e tensões entre 
3,5 e 5V são definidas como nível lógico 1. As tensões entre 1,5 e 3,5V são indeterminadas e os circuitos não 
respondem corretamente a estas tensões. 
 6 
 
Fig.5- Faixas de tensão para níveis lógicos 
 
Entradas Não-Conectadas 
 
 Uma entrada de um CI não conectada é chamada de entrada em flutuação. Uma entrada TTL em 
flutuação funciona como se estivesse conectada ao nível lógico 1. Porém, entradas em flutuação são bastante 
sensíveis a ruídos, principalmente no circuito final do projeto por isso, não recomenda-se deixar estas entradas 
desconectadas. 
 Uma entrada deum CI CMOS em flutuação pode aquecer o CI e danificar os circuitos internos do 
chip. Assim, todas as entradas de CIs CMOS devem ser ligadas ao nível ALTO ou BAIXO, ou a saída de outro 
CI. A tensão medida em uma entrada CMOS em flutuação varia em função do ruído presente, causando uma 
oscilação na tensão de saída do CI. 
 
 
Margem de Ruído 
 
 Os níveis de tensão lógicos de entrada e saída para a série TTL padrão podem ser vistos na Fig.6. 
Observe que o nível lógico 0 de saída VOL=0,4V é 400mV menor que a tensão de nível lógico 0 necessário na 
entrada,VIL=0,8V. A diferença de VIL menos VOL é a margem de ruído garantida no nível lógico 0. Do 
mesmo modo, a saída em nível lógico 1, VOH, garantida é 2,4V, que é 400mV maior que a tensão de entrada 
necessária em nível lógico 1,VIH=2,0V. Assim, a margem de ruído CC, VOH-VIH, é 400mV para o estado 
ALTO. 
 
 7 
 
Fig.6- Níveis de tensão na Lógica TTL 
 
 Tensões e Correntes 
 
 As tensões aplicadas em qualquer entrada de CIs 74 padrão não devem exceder +5,5V.O limite de 
tensão negativa máxima que pode ser aplicado em uma entrada TTL é igual a -0,5V. 
 
_ Quando uma entrada é ligada a 0 volts, nível baixo, uma corrente de emissor flui para fora através deste 
terminal do tr (Fig. 7 ); 
_ Quando uma entrada TTL estiver ligada a + 5Volts, nível alto, o diodo emissor fica cortado e a corrente de 
emissor é aproximadamente zero; 
_ Quando uma entrada TTL está flutuante , isto é desconectada, no terminal de emissor não flui corrente. 
Portanto, uma entrada flutuante é semelhante a uma entrada em nível alto (produz a mesma saída ) 
 
 
 8 
 
Fig 7- Nível ‘1’ fornece corrente , nível ‘0’absorve 
 
 
 A saída TTL padrão quando baixa terá no pior caso uma corrente de 1,6 mA entrando no dispositivo. 
Para saída em nível alto, existirá uma corrente saindo do dispositivo de cerca de 40µA. 
 Por convenção as correntes que fluem para fora do CI são negativas e as que fluem para dentro dele 
são positivas, então, 
mAI IL 6,1−= 
AI IH µ40+= 
 Portanto, um dispositivo TTL fornece corrente quando tem saída em nível alto ou absorve corrente 
quando a saída está em nível baixo. 
 Uma saída em nível baixo pode sorver no máximo até 16mA. Enquanto que em nível alto, pode 
fornecer até 400µA. No manual do fabricante estas correntes são designadas por: 
AIemAI OHOL µ40016 −== 
 
 
Capacidade de Saída ( Fan-Out ) 
 
 Capacidade de saída, Fan-Out, é o número máximo de entradas de portas que podem ser acionadas pela 
saída de uma porta. Em outras palavras, é o número que expressa qual a quantidade máxima de blocos da 
mesma família que poderá ser conectada à saída . É calculada dividindo a corrente total acionadora de saída 
pela corrente total de carga (acionada) de entrada. Uma porta TTL padrão tem um fan-out igual a 10. Como 
este parâmetro varia entre as séries, e os manuais não especificam, então o fan-out deve ser calculado em cada 
aplicação. O Fan-out pode ser diferente nos estados ‘0’ e ‘1’. 
 
)( baixonivelpara
I
IoutFan
IL
OL=− 
)( altonívelpara
I
IoutFan
IH
OH=− 
 
Dissipação de Potência 
 
 Cada CI precisa de uma determinada quantidade de potência elétrica para operar . Esta potência é 
suprida normalmente por uma fonte de tensão de alimentação do dispositivo, através de um pino de 
alimentação denominado Vcc (família TTL) e Vdd (família MOS). A quantidade de potência que um CI 
precisa para funcionar é determinada pela corrente Icc que ele puxa da fonte que fornece Vcc, sendo seu valor 
numérico calculado pelo produto 
 9 
( ) ( ) CCCCD VmédiaImédiaP ×= 
 Para muitos CIs , o consumo de corrente vai variar , dependendo dos níveis lógicos dos circuitos dos 
chips. Tomemos como exemplo, uma porta NAND TTL padrão em que todas as saídas estão no nível lógico 
alto . Neste caso, a corrente que sai da fonte Vcc é chamada de Icch. Consideremos o mesmo chip NAND, 
com todas as saídas no nível lógico baixo. Neste caso, a corrente que sai da fonte Vcc é denominada Iccl . 
Em geral , Icch e Iccl têm valores diferentes , sendo o valor médio dado por 
( )
2
CCLCCH
CC
IImédiaI += 
Um chip NAND consome uma potência média de 10mW, que é o produto de ( )médiaICC consumida pelo CI, 
vezes a tensão de alimentação ccV . A potência consumida por porta é igual a potência consumida pelo CI 
dividida pelo número de portas no chip.Atrasos (retardo) de propagação 
 
 A velocidade das portas lógicas é controlada pelo tempo que gasta para comutar de um nível lógico 
para outro. O tempo que leva para comutar os níveis lógicos é o atraso de propagação (tP) ou atraso da porta. 
As portas lógicas geralmente tem diferentes tempos para chavear de um nível lógico ALTO para BAIXO 
(tPHL), e comutar do nível lógico BAIXO para ALTO (tPLH). Em geral, se usa um tempo médio igual a média 
dos tempos de comutação ALTO para BAIXO (tPHL) e BAIXO para ALTO (tPLH). Para uma porta AND TTL 
padrão, tPHL=7ns e tPLH=11ns, resultando um atraso de propagação médio tP=9ns. 
 Em outras palavras o atraso de propagação é o intervalo de tempo entre pontos pré-definidos ( em 
geral, 50% do valor da voltagem) do sinal de saída em resposta a uma transição do sinal de entrada. Fig.8 
 
 
Fig.8- Resposta de um inversor mostrando o atraso de propagação. 
 
 10 
 
 
 
 
 Resumindo uma família lógica é caracterizada por quatro parâmetros: 
(1) Atraso de Propagação 
(2) Dissipação de Potência 
(3) Capacidade de Saída (Fan-Out) 
(4) Margem de ruído 
 
 A capacidade de saída muitas vezes não é um parâmetro adequado quando interligamos séries 
diferentes, ou famílias diferentes. 
 
 
 
Saída Totem-Pole 
 
 Existem várias possibilidades para o estágio de saída de um dispositivo TTL. O tipo padrão do estágio 
de saída bipolar é mostrado na Fig.9a, de uma porta NAND TTL, com duas entradas A e B e uma saída. 
 
Fig.9- Portas NANDs a) TTL b) DTL 
 
 A saída totem-pole é composta dos transistores Q3 e Q4, e diodo D1. Quando a saída está no nível 
lógico ALTO, Q3 está conduzindo e Q4 cortado.O transistor Q3 fornece a conexão de VCC para a saída. Para a 
saída no nível lógico BAIXO, o transistor Q3 está cortado e o transistor Q4 em condução. Neste caso, Q4 
fornece a ligação da saída para o terra, produzindo nível lógico BAIXO. O diodo D1 é necessário para manter o 
transistor Q3 cortado nesta situação, pois 0,8V na base de Q3 não são suficientes para polarizar diretamente a 
junção base-emissor de Q3 e D1. 
 11 
 As saídas totem-pole de duas portas não devem ser curto-circuitadas, pois se uma estiver ALTA e outra 
BAIXA, há uma corrente excessiva da fonte para o terra que pode danificar os circuitos. 
 
 
Saída Coletor-Aberto 
 
 A saída coletor-aberto é mostrada na Fig.10. Esta saída elimina o transistor Q3, o diodo D1 e o resistor 
R4. A saída é coletor de Q4 que está aberto. Para funcionar corretamente, um resistor de pull-up externo, RP, 
deve ser conectado. Este resistor deve ser dimensionado e ligado pelo usuário e igual a 10KOhm. 
 
Fig.10- NANDs TTL em coletor aberto 
 
Saída Tristate (Terceiro Estado ou Alta Impedância) 
 
 A configuração tristate permite operação de alta velocidade e as saídas podem ser conectadas juntas. É 
denominada tristate porque proporciona três estados possíveis para uma saída de porta TTL: ALTO, BAIXO e 
alta impedância (Hi-Z). 
 No estado de alta impedância, ambos os transistores Q3 e Q4 (Fig.11) estão cortados e o terminal de 
saída apresenta uma alta impedância para o terra e VCC. A saída fica aberta ou flutuante, que não está nem 
ALTO nem BAIXO. 
 O circuito tristate é obtido através de uma entrada de HABILITAÇÃO (ENABLE) que produz o estado 
de alta impedância, conforme mostra a Fig.11. 
 12 
 
Fig.11- Porta Inversora do tipo tristate 
 
 Com a entrada de HABILITAÇÃO (E) no nível ALTO, E=1, não há qualquer modificação na operação 
do transistor Q1 e diodo D2, e o circuito funciona como um inversor com entrada A. 
 Um nível BAIXO na entrada de HABILITAÇÃO, E=0, polariza diretamente a junção base-emissor de 
Q1 e desvia toda corrente de R1 da base de Q2, cortando Q2 e provocando o corte de Q4. O nível BAIXO na 
entrada E polariza diretamente o diodo D2 que desvia toda corrente de base de Q3 e este transistor entra em 
corte. Como ambos os transistores estão sem conduzir, então o terminal de saída está praticamente em circuito 
aberto. 
 Embora a lógica TTL de 5V ainda tenha aplicação, novas tecnologias de baixa tensão estão sendo 
colocadas no mercado e estão deslocando a tecnologia de 5V. A Fig.12 mostra o ciclo de vida das várias 
famílias lógicas na visão da Texas Instruments. 
 
 
 13 
 
Fig.12 - Evolução das portas lógicas até os dias atuais 
 
Buffers/drivers de coletor aberto e de dreno aberto 
 
 
As aplicações de saídas de coletor aberto e de dreno aberto foram muito mais predominantes na 
época do surgimento dos circuitos lógicos do que hoje em dia. O uso mais comum desses 
circuitos agora é como buffer/driver. 
 
buffer ou um driver é um circuito lógico projetado para ter uma capacidade de corrente e/ou 
tensão de saída maior que um dispositivo lógico comum. Eles permitem que uma saída de 
circuito de pequena capacidade possa acionar uma carga que exige maior corrente. Os circuitos 
de coletor aberto e de dreno aberto oferecem, de um certo modo, uma flexibilidade única para 
buffers/drivers. 
 
Devido às suas especificações altas para IQL e VOH, o 7406 e 7407 são os únicos dispositivos 
TTL padrão, ainda recomendados para novos projetos. O 7406 é um CI buffer/driver de coletor 
aberto que contém seis INVERSORES com saídas de coletor aberto capazes de absorver até 40 
mA no estado BAIXO. Além disso, o 7406 é capaz de lidar com tensões de saída de até 30 volts 
no estado ALTO. Isso significa que a saída pode ser conectada em uma carga que opera com uma 
tensão maior que 5 V. Isso está ilustrado na Figura 5, em que um 7406 é usado como um buffer 
entre um flipflop 74LS112 e uma lâmpada incandescente de 24 V e 25 mA. O 7406 controla o 
estado ON/OFF da lâmpada para indicar o estado da saída Q do flip-flop. Observe que a lâmpada 
é alimentada com +24 V e funciona como um resistor de pull-up para a saída de 
coletor aberto. 
 
 
 
 14 
 
Figura 13. Um buffer/driver com saída de coletor aberto aciona uma carga de alta corrente e de 
alta tensão 
 
 
Quando Q = 1, a saída do 7406 vai para o nível BAIXO, seu transistor de saída absorve 
os 25 mA da corrente da lâmpada alimentada pela fonte de 24 V e a lâmpada fica ligada. 
Quando Q = O, o transistor de saída do 7406 é desligado, não há um caminho para a 
passagem de corrente e a lâmpada fica desligada. Nesse estado, toda a tensão de 24 V 
aparece sobre o transistor de saída, que está OFF, logo VOH= 24 V, que é menor do que 
o parâmetro VOHmáximo do 7406. 
Saídas de coletor aberto são freqüentemente usadas para acionar LEDS conforme é 
mostrado na Figura 6(a). O resistor é usado para limitar a corrente em um valor seguro. 
Quando a saída do INVERSOR estiver em nível BAIXO, seu transistor de saída 
proporcionará um caminho de baixa resistência para GND para a corrente do LED, 
assim, o LED estará ligado. Quando a saída do INVERSOR estiver em nível ALTO, seu 
transistor de saída estará desligado e não haverá um caminho para a corrente do LED; 
nesse estado, o LED estará desligado. 
O 7407 é um buffer não inversor de coletor aberto com os mesmos parâmetros de 
tensão e corrente que o 7406. 
O 74HC05 é um CI inversor sêxtuplo de dreno aberto com capacidade de absorver 
 15 
corrente de até 25 mA. A Figura 6(b) mostra uma maneira de fazer uma interface de um 
FF D 74AHC74 com um relé de controle. Um relé de controle é uma chave 
eletromagnética. Os contatos se fecham magneticamente quando a corrente projetada 
flui pela bobina. O 74HC05 é capaz de lidar com relés de correntes e tensões 
relativamente altas, de modo que a saída do 74AHC74 possa ligar e desligar o relé. 
2.3.1 Símbolo IEEE/ANSI para saída de coletor aberto e dreno 
Aberto 
 
 
 
Buffers tristate 
Um buffer tristate é um circuito usado para controlar a passagem de um sinal lógico da entrada 
para a saída. Alguns buffers tristate são inversores. Dois CIs buffers tristate usados comumentesão o 74LS125 e o 74LS126. Ambos contêm quatro buffers tristate não inversores como os que 
são mostrados na Figura 14. O 74LS125 e o 74LS126 diferem apenas no estado ativo de suas 
entradas ENABLE. O 74LS125 permite que o sinal na entrada A alcance a saída quando E = O, 
enquanto o74LS126 permite a passagem do sinal de entrada quando E = 1. 
 
 
 
Figura 14. Buffers tristate não inversores. 
 
 
Bibliografia 
TOCCI, R.J. - Sistemas Digitais, Princípios e Aplicações, 10a ed., Rio de Janeiro- RJ, Prentice-
Hall do Brasil, 2007 , 940p. 
TAUB, H. - Circuitos Digitais e Microprocessadores, 1a ed., SP., McGraw-Hill do Brasil, 1984, 
510p. 
 16 
IDOETA, I. V.& CAPUANO, F. G. - Elementos de Eletrônica Digital, 31a ed., SP., Livros Érica 
Editora Ltda., 2002, 524p.