Logo Passei Direto
Buscar
Material
páginas com resultados encontrados.
páginas com resultados encontrados.
left-side-bubbles-backgroundright-side-bubbles-background

Crie sua conta grátis para liberar esse material. 🤩

Já tem uma conta?

Ao continuar, você aceita os Termos de Uso e Política de Privacidade

left-side-bubbles-backgroundright-side-bubbles-background

Crie sua conta grátis para liberar esse material. 🤩

Já tem uma conta?

Ao continuar, você aceita os Termos de Uso e Política de Privacidade

Prévia do material em texto

UNIVERSIDADE FEDERAL DE GOIÁS 
INSTITUTO DE INFORMÁTICA 
ARQUITETURA DE COMPUTADORES 
 
 
 
Exercícios – Lista 1 
 
 
 
1. Considere um computador no qual o interpretador do nível 0 (hardware 
interpretando o microcódigo) gasta 25 nanosegundos (25 x 10-9 segundos) por 
microinstrução, e o interpretador do nível 1 (microcódigo interpretando a 
linguagem de máquina convencional) necessita de 12 microinstruções para 
interpretar uma instrução de máquina convencional. Um programa teste, já em 
linguagem de máquina convencional, leva 30 segundos para executar. (a) 
Quanto tempo levará o programa teste para executar se o tempo para executar 
uma microinstrução for reduzido para 20 nanosegundos? (b) Quanto tempo 
levará o programa teste para executar se uma instrução de máquina 
convencional necessitar de somente 10 microinstruções para ser interpretada? 
 
Reposta: 
pode-se calcular o número de instruções do programa teste da seguinte 
maneira: 
30 = x . 12 . 25.10-9 => x = 30 / (12 . 25.10-9) => x = 108 instruções (em 
linguagem de máquina, nível 2) 
(a) tempo = 108 . 12. 20.10-9 = 24 segundos 
(b) tempo = 108 . 10. 25.10-9 = 25 segundos 
 
2. Considere um computador multinível em que todos os níveis diferem. Cada 
nível possui instruções m vezes mais poderosas do que aquelas do nível logo 
abaixo, ou seja, uma instrução do nível r pode fazer o trabalho de m instruções 
do nível r - 1. Se um programa de nível 1 requer k segundos de execução, 
quanto tempo programas equivalentes levariam nos níveis 2, 3 e 4, assumindo 
que n instruções de nivel r são necessárias para interpretar uma única 
instrução de r + 1? 
 
Resposta: Um total de n instruções do nível 1 são necessárias para 
interpretar uma instrução do nível 2, n2 instruções do nível 1 são 
necessárias para interpretar uma instrução do nível 3, e n3 instruções do 
nível 1 são necessárias para interpretar uma instrução do nível 4. Mas se x é 
o número de instruções do nível 1 que foram requeridas para a execução do 
programa em k segundos, então somente x/m instruções do nível 2 seriam 
necessárias, e somente x/m2 instruções do nível 3, e somente x/m3 
instruções do nível 4. Se nos expressarmos isto em termos do número de 
instruções do nível 1 requeridas para interpretar cada camada e 
multiplicarmos por k/x segundos por instrução do nível 1, nós obteremos 
k*n/m segundos para o programa do nível 2, k*n2/m2 segundos para o 
programa do nível 3 e k*n3/m3 segundos para o programa do nível 4. 
 
 
3. Converta para decimal, binário e hexadecimal os seguintes números em base 
três: 120, 21012, 1020102. 
Reposta: 
(a) decimal: 15, 194, 902, (b) binário: 1111, 11000010, 1110000110 e (c) 
hexadecima: F, C2, 386 
 
4. Projete uma memória de 128 bits com células de tamanho (a) 16 bits, (b) 12 
bits e (c) 8 bits. Quantos bits (linhas) de controle, dados e endereço serão 
necessárias para cada caso? Explique. 
Reposta: 
(a) memória com 8 células de 16 bits cada; são necessárias 3 linhas de 
endereço (b) memória com 10 células de 12 bits cada; são necessárias 4 
linhas de endereço e (c) memória com 16 células de 8 bits cada; são 
necessárias 4 linhas de endereço. Em todos os casos precisaremos de 1 
linha de controle (para sinalizar leitura e escrita), e um número de linhas de 
dados igual ao tamanho da célula em questão. 
5. Quais das seguintes memórias são possíveis? Quais são razoáveis? Explique. 
a) endereço de 10 bits, 1024 células, células de 8 bits 
b) endereço de 10 bits, 1024 células, células de 12 bits 
c) endereço de 9 bits, 1024 células, células de 10 bits 
d) endereço de 11 bits, 1024 células, células de 10 bits 
e) endereço de 10 bits, 10 células, células de 1024 bits 
f) endereço de 1024 bits, 10 células, células de 10 bits 
Reposta: 
As memórias (a) e (b) são Possíveis e razoáveis. A memória (c) só usaria 
metade das células (512) e assim não é razoável. A memória (d) pode 
acessar o dobro de células (2048) e pode ser considerada razoável se for 
considerada uma expansão futura. A memória (e) tem células 
exageradamente grandes e assim, nada razoável. Finalmente, a memória 
(f) também não é nada razoável visto que tem um numero exorbitante de 
bits para endereçamento.

Mais conteúdos dessa disciplina