Dispositivos Logicos Programaveis

Prévia do material em texto

Classificação dasTecnologias dos CIs Digitais 
quanto à Fabricação
 
Classificação dasTecnologias dos CIs Digitais 
quanto à Fabricação
as aplicações industriais
ASIC – Application Specific 
Integrated Circuit
Fabricante 
Projeta a 
Estrutura 
Interna
Fabricante Interliga
 Blocos Padrões
Programado
Pelo Usuário
PLDs
Programmable 
Logic Devices
 
PLD – Programmable Logic Devices
Tipos principais de PLDs
 
● ROM (Read-Only Memory)
● PLA (Programmable Logic Array)
● PAL® (Programmable Array Logic)
● GAL (generic Array Logic Device)
● CPLD (Complex Programmable Logic Devices) 
● FPGA (Field-Programmable Gate Array).
 
PLD – Programmable Logic Devices
Tipos principais de PLDs
 
● ROM (Read-Only Memory)
● PLA (Programmable Logic Array)
● PAL® (Programmable Array Logic)
● GAL (generic Array Logic Device)
● CPLD (Complex Programmable Logic Devices) 
● FPGA (Field-Programmable Gate Array).
 
ROM (Read-Only Memory)
● Memória fixa
dado = f(endereço)
● Função Lógica
Saída = f(entrada)
Decodificador
Usuário escolhe
Conexões das portas
“OR”
 
ROM (Read-Only Memory)
 
ROM (Read-Only Memory)
 
ROM (Read-Only Memory)
 
ROM (Read-Only Memory)
Tipos principais de PLDs 
● ROM (Read-Only Memory)
– PROM (Programmable Read-Only Memory)
– EPROM (Erasable Programmable Read-Only Memory)
– EEPROM (Erasable Programmable Read-Only Memory)
– FLASH (Tipo de EEPROM em termos de tecnologia) 
● PLA (Programmable Logic Array)
● PAL® (Programmable Array Logic)
● GAL (generic Array Logic Device)
● CPLD (Complex Programmable Logic Devices) 
● FPGA (Field-Programmable Gate Array).
 
ROM (Read-Only Memory)
PROM (Programmable Read-Only Memory)
- O processo de remoção de ligações é irreversível, ou seja, não é 
reprogramável. 
- Programação de ligações queimando fusíveis (no programador).
EPROM (Erasable Programmable Read-Only Memory)
- Permite “apagar” a programação com luz ultra violeta em uma janela 
no CI.
 - Tecnologia floating-gate MOS. Transistor MOS 
de 2 portas. Uma porta fica em material isolante, 
com condutividade sensível a ultra-violeta.
 
ROM (Read-Only Memory)
EEPROM (Erasable Programmable Read-Only Memory)
- Tecnologia similar à EPROM, porém com isolante mais fino no gate 
flutuante, permitindo altera-lo com tensão elétrica normal para o 
circuito de aplicação.
- Permite programar e apagar no próprio circuito do usuário. Ou seja, 
pode ser reprogramada.
FLASH 
- Mesma tecnologia da EEPROM, porém o apagamento 
em blocos grandes permite maior densidade e velocidade 
de escrita, porem é mais lenta para apagar do que a 
EEPROM.
 
PLD – Programmable Logic Devices
Tipos principais de PLDs
 
● ROM (Read-Only Memory)
● PLA (Programmable Logic Array)
● PAL® (Programmable Array Logic)
● GAL (generic Array Logic Device)
● CPLD (Complex Programmable Logic Devices) 
● FPGA (Field-Programmable Gate Array).
 
PLA (Programmable Logic Array)
 
PLA (Programmable Logic Array)
- programação da PLA exige não só a configuração das 
ligações às portas OR - matriz de saída - mas também a 
configuração das ligações às portas AND - matriz de entrada.
- No lugar do decodificador fixo 
na matriz de entrada (da ROM), 
que permite 2n linhas 
decodificadas, o PLA tem uma 
matriz de entrada, que permite 
mais eficiência na 
implementação de funções 
lógicas.
 
PLA (Programmable Logic Array)
- Versão com inversor programável nas saídas.
 
PLD – Programmable Logic Devices
Tipos principais de PLDs
 
● ROM (Read-Only Memory)
● PLA (Programmable Logic Array)
● PAL® (Programmable Array Logic)
● GAL (generic Array Logic Device)
● CPLD (Complex Programmable Logic Devices) 
● FPGA (Field-Programmable Gate Array).
 
PAL® (Programmable Array Logic)
● Matriz de Entrada programável 
e matriz de saída fixa
● Demonstrou maior utilidade ao 
privilegiar a matriz de entrada.
● PAL®: Marca registada pela 
AMD
 
PAL® (Programmable Array Logic)
As PAL® baseiam-se no mesmo princípio de implementação da 
forma AND-OR. No entanto, consideram que a flexibilidade de 
programação associada à matriz de saída não traz grandes 
benefícios à capacidade de produção de funções lógicas [1]. 
Consequentemente, enquanto que na PLA as matrizes de entrada e 
de saída são ambas programáveis, na PAL® apenas a matriz de 
entrada é programável. A matriz de saída tem uma estrutura fixa 
não programável. Por este motivo, a PAL® é mais fácil de 
programar e tem um custo mais baixo quando comparada com a 
PLA. No entanto, não é tão flexível em termos de programação, pois 
a matriz de saída é fixa [1]
 
PAL® (Programmable Array Logic)
[1]
 
PAL® (Programmable Array Logic)
Ao conjunto de lógica 
associada a cada uma 
das saídas (no exemplo, a 
estrutura AND-OR, flip-
flop, buffer de 
realimentação e 
multiplexadores) designa-
se célula ou macrocélula
Macrocélulas permitem a 
seleção de funções.
 
PAL® (Programmable Array Logic)
 
PLD – Programmable Logic Devices
Tipos principais de PLDs
 
● ROM (Read-Only Memory)
● PLA (Programmable Logic Array)
● PAL® (Programmable Array Logic)
● GAL (generic Array Logic Device)
● CPLD (Complex Programmable Logic Devices) 
● FPGA (Field-Programmable Gate Array).
 
●GAL (generic Array Logic Device)
● An improvement on the PAL was the generic array logic device, or GAL, 
invented by Lattice Semiconductor in 1985. This device has the same logical 
properties as the PAL but can be erased and reprogrammed. The GAL is 
very useful in the prototyping stage of a design, when any bugs in the logic 
can be corrected by reprogramming. GALs are programmed and 
reprogrammed using a PAL programmer, or by using the in-circuit 
programming technique on supporting chips. [2]
● Lattice GALs combine CMOS and electrically erasable (E2) floating gate 
technology for a high-speed, low-power logic device. [2]
● A similar device called a PEEL (programmable electrically erasable logic) 
was introduced by the International CMOS Technology (ICT) corporation. [2]
 
PLD – Programmable Logic Devices
Tipos principais de PLDs
 
● ROM (Read-Only Memory)
● PLA (Programmable Logic Array)
● PAL® (Programmable Array Logic)
● GAL (generic Array Logic Device
● CPLD (Complex Programmable Logic Devices) 
● FPGA (Field-Programmable Gate Array).
 
CPLD (Complex Programmable LogicDevices) 
● Um CPLD é formado por um 
conjunto de blocos lógicos 
programáveis (PLD) interligados 
com uma estrutura de 
interligação programável [1]
● As diferentes arquiteturas dos 
diferentes fabricantes variam na 
estrutura de cada bloco PLD, 
nos blocos de interface com os 
pinos de entrada/saída e na 
estrutura de interligação [1]. 
 
CPLD (Complex Programmable Logic Devices) 
● Avanço da tecnologia permitiu maior capacidade de integração nos circuitos 
integrados.
● Arquitetura da PAL não é escalável. Não haveria muitas vantagens em 
simplesmente fazer PAL “grandes”. Alguns dos motivos para isso é que 
precisariam de muitos pinos, ficariam lentas e após certo tamanho, o 
aumento não traria muitos benefícios.
● Melhor opção para aproveitar a maior capacidade dos chips seria replicar 
estruturas simples muitas vezes e permitir suas interligação. Com isso 
surgiram os CPLDs.
PAL x CPLD
 
CPLD - Família Xilinx XC9500 
Xilinx usa a designação blocos funcionais, FB - Functional Block, em vez de PLD [1].
 
CPLD - Família Xilinx XC9500 
 
CPLD - Família Xilinx XC9500 
 
CPLD - Família Xilinx XC9500 
 
PLD – Programmable Logic Devices
Tipos principais de PLDs
 
● ROM (Read-Only Memory)
● PLA (Programmable Logic Array)
● PAL®(Programmable Array Logic)
● GAL (generic Array Logic Device
● CPLD (Complex Programmable Logic Devices) 
● FPGA (Field-Programmable Gate Array).
 
FPGA (Field-Programmable Gate Array).
A FPGA é formada por um 
grande número de blocos 
lógicos programáveis
(CLB – Configurable Logic 
Block) distribuídos pelo 
integrado no meio de uma 
matriz de interligações que 
estabelecem ligações entre 
blocos lógicos e entre um 
bloco lógico e um de I/O. Os 
blocos de I/O estão 
colocados em torno do 
integrado
 
FPGA (Field-Programmable Gate Array).
Em algumas FPGA, podem 
existir ainda blocos pré-
integrados, como blocos de 
memória distribuída (BRAM – 
Block RAM), 
multiplicadores, blocos 
dedicados de processamento 
de sinal e até mesmo 
processadores
 
FPGA (Field-Programmable Gate Array).
● Uma das características dos FPGA que os diferencia dos CPLD é 
que, em vez de implementarem funções lógicas combinatórias com 
interligação de portas lógicas, utilizam tabelas de look-up. 
● Uma tabela de look-up não é mais do que a implementação de uma 
tabela de verdade com os valores lógicos de saída para todas as 
combinações de entrada. 
● Uma tabela de look-up pode ser interpretada como uma pequena 
ROM.
● A maioria das tabelas de look-up usadas em FPGA têm quatro 
entradas para implementação de funções com um máximo de quatro 
variáveis. Este método de implementação de funções lógicas 
permite realizar um dispositivo programável com grande densidade 
lógica. 
 
FPGA - Família Xilinx Spartan-II
A família Spartan-II da Xilinx designa um conjunto de dispositivos FPGA com 
uma capacidade de integração entre 15.000 e 200.000 portas lógicas (de 96 a 
1.176 CLB e entre 4 a 12 blocos BRAM, cada um com capacidade para 
armazenar 4Kbits) a muito baixo custo. A XC2S15 é a Spartan-II mais pequena 
com 8 × 12 CLB, 86 pinos de I/O disponíveis para o utilizador e quatro blocos de 
RAM de 4Kbits (ver figura 44).
 
FPGA - Família Xilinx Spartan-II
 
FPGA - Família Xilinx Spartan-II
 
[1] Mário P. Véstias - Dispositivos Lógicos Programáveis - Instituto 
Superior de Engenharia de Lisboa - ISEL
[2] https://en.wikipedia.org/wiki/Programmable_logic_device#GALs
	Slide 1
	Slide 2
	Slide 3
	Slide 4
	Slide 5
	Slide 6
	Slide 7
	Slide 8
	Slide 9
	Slide 10
	Slide 11
	Slide 12
	Slide 13
	Slide 14
	Slide 15
	Slide 16
	Slide 17
	Slide 18
	Slide 19
	Slide 20
	Slide 21
	Slide 22
	Slide 23
	Slide 24
	Slide 25
	Slide 26
	Slide 27
	Slide 28
	Slide 29
	Slide 30
	Slide 31
	Slide 32
	Slide 33
	Slide 34
	Slide 35
	Slide 36
	Slide 37
	Slide 38