arquitetura prova

Prévia do material em texto

1 - Analise o texto a seguir, descrito em inglês técnico. “The Core i3, i5 and i7 microprocessors bring performance features to standard desktop computers for home and business. As with the Xeon processor, most of the series has multiple cores and includes Intel's Hyper-threading to run up to two processes on each core. The chips have clocks from 1.2 GHz to 3.6 GHz, with the i7 processors having the fastest speeds. All three types are 64-bit designs that include VT-x virtualization technology, letting you run multiple operating systems on a processor at the same time.” O texto contém a seguinte afirmativa:
a) A tecnologia Xeon refere-se aos processadores de 64 bits
b) Os chips dos processadores operam na faixa de frequências de 1,2 a 3,6GHz.
 c) A tecnologia VT-x permite executar até quatro processos em cada núcleo. 
d) Os processadores i3 são aqueles que apresentam melhor desempenho. 
e) A tecnologia Hyper-threading permite executar diversos sistemas operacionais em paralelo.
2 - O processador do computador (ou CPU) é uma das partes principais do hardware do computador e é responsável pelos cálculos, execução de tarefas e processamento de dados. Sobre processadores, considere:
Contém um conjunto restrito de células de memória chamados registradores que podem ser lidos e escritos muito mais rapidamente que em outros dispositivos de memória. 
Em relação a sua arquitetura, se destacam os modelos RISC (Reduced Instruction Set Computer) e CISC (Complex Instruction Set Computer). 
Possuem um clock interno de sincronização que define a velocidade com que o processamento ocorre. Essa velocidade é medida em Hertz. 
Está correto o que se afirmar em: 
a)III, apenas.
b)I e II,apenas. 
c)II e III,apenas.
d)II, apenas. 
e)I, II e III.
3 - A arquitetura de um computador X está baseada em um microprocessador concebido sob a filosofia da arquitetura CISC. Assinale a alternativa que apresenta uma das características típicas de um processador CISC.
a) Apresenta muitos registradores. 
b) Possui somente instruções, sem nenhum operando na memória.
c) Suas instruções são limitadas a dois operandos, ambos sempre presentes em registradores de máquina.
d) Contém instruções de tamanho variável, conforme o modo de endereçamento utilizado.
e) Todas as suas instruções são realizadas em um único ciclo de clock.
4 - As arquiteturas mais comuns de processadores são CISC e RISC. Processadores com arquitetura RISC:
a) são usados atualmente em todos os processadores das marcas Intel e AMD. 
b) têm a vantagem de reduzir o tamanho do código executável, já que possuem muitas das instruções guardadas internamente no processador. 
c) executam as instruções com menos rapidez do que os processadores CISC.
d) não fazem uso de pipelining, recurso que permite completar os estágios de ciclo de clock. 
e) suportam menos instruções do que processadores com arquitetura CISC.
5 - O projeto do Conjunto de Instruções inicia com a escolha de uma entre duas abordagens, a abordagem RISC e a CISC. Os computadores baseados na arquitetura CISC (Computador de conjunto de instruções complexas) utilizam a técnica de microprogramação, onde as instruções: 
a) São executadas indiretamente pelo barramento de controle.
b) Utilizam muitos endereços. 
c) Trabalham no mesmo tempo de execução, que é 1 ciclo de clok. 
d) Não necessitam de memória cache. 
e) Só fazem operações aritméticas.
6 - Leia as afirmativas a seguir sobre as arquiteturas de processadores:
A partir da família de processadores 486, a Intel começou a projetar seus processadores com um núcleo RISC, apesar de executar instruções mais complexas com a filosofia CISC.
Registradores vetoriais devem ser carregados por múltiplas instruções e serem executados em paralelo por diferentes processadores, em um barramento paralelo de altíssima velocidade. 
Arquiteturas Superescalares são constituídas de múltiplos processadores, com execução de instruções em pipelines sequenciais, com memória cache independentes.
Um processador matricial é composto por muitos processadores idênticos, que executam a mesma sequência de instruções sobre diferentes conjuntos de dados. 
Assinale a alternative que (todas) a(s) afirmativa(s) está(ão) CORRETA(S). 
a) Apenas I.
b) Apenas I e II. 
c) Apenas I e IV.
d) Apenas II e III. 
e) Apenas II, III e IV.
7 - O hardware de um computador possui uma plataforma que está diretamente relacionada ao tipo de arquitetura adotado no processador. Qual arquitetura de computador tem como característica principal o fato de que nela ocorre a separação de barramentos de comunicação para a memória de instruções de programa e para a memória de dados? 
a) Arquitetura Von Neumann. 
b) Arquitetura RISC. 
c) Arquitetura Harvard. 
d) Arquitetura CISC. 
e) Arquitetura IA.
8 - Considerando-se os estados assumidos por um ciclo de execução de instrução, associe as colunas abaixo.
 I) Cálculo do endereço da instrução 
II) Busca de instrução 
III) Decodificação de instrução 
IV) Cálculo do endereço do operando 
V) Busca de operando 
VI) Operação sobre dados 
( ) quando a instrução é lida do seu endereço de memória para o processador. ( ) quando o operando é lido da memória principal ou de um endereço de entrada/saída. ( ) quando a ação assinalada pela instrução é executada. ( ) quando é determinado o endereço da próxima instrução a ser executada. ( ) quando a operação relativa à instrução envolve uma referência a um operando residindo na memória principal ou em um endereço de entrada/saída. ( ) quando a instrução é analisada para determinar o tipo de operação a ser executada pelo processador e o tipo de operando a ser utilizado. Assinale a alternativa que contém a sequência CORRETA, de cima para baixo na segunda coluna. 
a) II, V, IV, I, VI, III 
b) I, V, IV, II, VI, III 
c) II, V, VI, I, IV, III 
d) I, V, VI, II, IV, III 
e) II, V, III, I, IV, VI
9 - Considerando-se o conjunto de instruções da plataforma x86, assinale a única alternativa em que a classe da instrução e a respectiva descrição estão CORRETOS. 
a) MOVS: Move bytes, palavras, representando elementos de strings, de string para string.
b) LEA: carrega o conteúdo armazenado na posição de memória identificada pelo operando origem (segundo operando) para o registrador constante como operando destino (primeiro operando). 
c) PUSHA: Armazena o registrador, identificado pelo operando único, no topo do stack. 
d) LOOPZ: Efetua um loop enquanto o registrador ECX não alcança o limite máximo de repetições. Primeiro incrementa ECX, depois testa o fim da repetição.
 e) CALL: Transfere o controle do programa para outra localização de memória. Antes da transferência, o endereço corrente do CALL é transferido para o stack.
10 - Considerando-se a taxonomia de sistemas de computação com capacidade de processamento paralelo, associe as arquiteturas de máquinas presentes na primeira coluna (sistemas de computadores) com as descrições sucintas da segunda coluna. 
I) SISD II) SIMD III) MISD IV) MIMD ( ) Um conjunto de elementos processadores executa simultaneamente sequências de instruções diferentes em diferentes conjuntos de dados. ( ) Um grupo de elementos processadores executam diferentes sequências de instruções sobre um mesmo conjunto de dados. ( ) Um único processador executa uma única sequência de instruções para operar em dados armazenados em um único sistema de memória principal. ( ) Uma única instrução controla diversos elementos processadores paralelos, cada um atuando sobre o seu próprio conjunto de dados (memória).. Assinale a alternativa que contém a sequência CORRETA, de cima para baixo na segunda coluna 
a) IV, II, III, I 
b) III, IV, I, II 
c) IV, III, I, II 
d) IV, III, II, I 
e) III, IV, II, I
11 - Considerando-se as diversas abordagens da arquitetura RISC de processadores, assinale a alternativa em que a lista das características consideradas comuns às essas diversas abordagens está CORRETA. 
a) No mínimo, uma instrução de máquina por ciclo de máquina; Privilégio dasoperações de registrador para cache; Modos de endereçamento simples; Formatos de instruções simples com instruções de tamanho fixo. 
b) Uma instrução de máquina por ciclo de máquina; Maioria das operações é de registrador para registrador; Modos de endereçamento simples; Formatos de instruções simples com instruções de tamanho fixo.
c) Uma instrução de máquina por ciclo de máquina; Maioria de operações de registrador para registrador; Implementação apenas dos modos de endereçamento absoluto e relativo; Formatos de instruções simples com instrução de tamanho variável.
d) No máximo, duas instruções por ciclo de máquina; Maioria das operações privilegia movimentações de registrador para memória; Modos de endereçamento simples; Formatos de instruções simples com instruções de tamanho fixo. 
e) No mínimo, uma instrução por ciclo de máquina; Operações privilegiadas de registrador para memória; Modos de endereçamento simples; Formatos de instruções simples com instrução de tamanho variável.
12 - Assinale a alternativa que apresenta a técnica utilizada pela indústria de microprocessadores para acelerar a velocidade de operação da CPU, semelhante a uma linha de produção de fábrica,’ onde cada instrução do microprocessador passa por diversas fases até a sua execução: 
a) peptide 
b) stack 
c) pointer 
d) pipeline 
e) microcode
13 - Elenque as principais características dos processadores RISC clássicos ou puros: 
1. uso intenso de pipelines. 
2. menor quantidade de instruções (comparado com o CISC). 
3. execução sem microcódigo. 
4. utilização maciça de registradores. 
a) da relação apresentada existem somente o 1, 2 e 3 
b) da relação apresentada existem somente o 1, 2 e 4 
c) da relação apresentada existem somente o 2, 3 e 4 
d) da relação apresentada existem somente o 1, 3 e 4 
e) da relação apresentada existem todas as características
14 - Os microprocessadores atuais implementam uma arquitetura que tira proveito do paralelismo na execução de instruções. O compilador traduz os programas para instruções de máquina, de forma que elas não tenham dependências entre si, permitindo que sejam executadas ao mesmo tempo, sem perda de lógica de processamento, e definindo como elas devem ser efetuadas simultaneamente. A esse respeito, é correto afirmar que a referida arquitetura denomina-se:
 a) multithreading simultâneo (SMT).
 b) arquitetura multicore. 
c) very long instruction word (VLIW). 
d) arquitetura pipeline. 
e) arquitetura superescalar.
15 - A exemplo dos processadores Intel i7, os microprocessadores atuais possuem barramento de endereço com memória de 36 bits e de até 40 bits. A esse respeito, assinale a alternativa que corresponde à quantidade máxima de memória que esse tipo de processador pode endereçar. 
a) 4 gigabytes 
b) 1 terabyte 
c) 64 gigabytes 
d) 256 gigabytes 
e) 128 gigabytes
16 - No que se refere aos processadores, assinale a alternativa correta. 
a) processador consiste em uma unidade de controle, nos registradores, na unidade lógica e aritmética que executa suas instruções e na interconexão entre esses componentes essenciais. 
b) Quando se realiza a aritmética de números inteiros utilizando a notação em complemento de dois, para ocorrer a negação de um número inteiro, basta inverter o valor do bit de sinal. 
c) Instruções booleanas operam sobre os bits de uma palavra como bits, e não como números. 
d) Underflow é a condição que acontece quando o resultado de uma operação de adição de número inteiro tem um número de bits menor que o tamanho da palavra usada. 
e) Instruções aritméticas oferecem a capacidade de processar qualquer tipo de dado que o usuário possa desejar.
17 - Em relação ao projeto de máquinas RISC e CISC, assinale a alternativa correta. 
a) Dadas as características das instruções das máquinas CISC, o pipeline fica favorecido nessa arquitetura. 
b) Arquiteturas RISC normalmente realizam poucas operações de registrador para registrador, aumentando o acesso à memória cache. 
c) Programas para arquiteturas CISC sempre possuem tamanho menor que programas para arquiteturas RISC, devido à relação um para um de instruções de máquina e instruções de compilador. 
d) Arquiteturas RISC tendem a enfatizar referências aos registradores no lugar de referências à memória. 
e) Arquiteturas CISC usam um número muito grande de instruções simples em detrimento de instruções complexas.
18 - Programas menores têm duas vantagens. A primeira é consumir um menor espaço de memória, resultando na economia desse recurso. Como a memória é, hoje em dia, muito barata, essa vantagem potencial deixa de ser tão significativa. A vantagem mais importante de programas menores é, portanto, contribuir para melhorar o desempenho. Isso pode acontecer de duas maneiras. Primeiro, um menor número de instruções significa menor número de bytes de instruções a serem buscados. Segundo, em um ambiente de paginação, programas menores ocupam um número menor de páginas, o que reduz a taxa de falta de páginas. O problema com essa linha de raciocínio é que não se pode ter certeza de que um programa compilado para uma arquitetura CISC será menor que um programa compilado para uma arquitetura RISC correspondente. STALLLINGS, William. Arquitetura e organização de computadores, São Paulo: Prentice Hall, 2003. p. 494. Considerando as informações apresentadas, acerca das arquiteturas RISC e CISC, é correto afirmar que: 
a) um conjunto de instruções reduzidas e apenas uma instrução por ciclo consiste em característica comum das arquiteturas CISC. 
b) projetos de arquitetura CISC podem conter e se beneficiar de características RISC, e vice-versa. 
c) projetos de arquitetura RISC não utilizam tamanho único de instrução. 
d) as arquiteturas RISC e CISC têm projetos completamente diferentes, sendo impossível mesclar suas características. 
e) tamanho único de instrução, nas arquiteturas em geral, dificulta a busca e a decodificação de instruções, mas acelera a interação de busca de instruções com a unidade de gerenciamento de memória principal.
19 - Considere os estágios abaixo. IF: Instruction fetch. ID: Instruction decode, register fetch. EX: Execution. MEM: Memory access. WB: Register write back. Tratam-se dos cinco estágios clássicos de: 
a) pipeline de instruções em alguns processadores CISC. 
b) controle hardwired microprogramado em processadores CISC. 
c) do processo de deadlock em processadores RISC. 
d) pipeline de instruções em alguns processadores RISC. 
e) operações nos registradores dos processados CISC