Baixe o app para aproveitar ainda mais
Prévia do material em texto
QUESTÕES AULA 9 TEORÍA Problema 9.1 Considere o registo multimodo da figura. a) Complete o diagrama temporal abaixo indicando a forma de onda dos sinais C e S=<S3,S2,S1,S0> (suponha os tempos de propagação desprezáveis face ao período de relógio). b) Apresente uma tabela com a indicação da função realizada em função do sinal de controlo I=<I2,I1,I0>. CLK I(2:0) 001 010 101 110 A(3:0) 0110 1010 US(3:0) C 011 000 100 111 001 U – Undefined Problema 9.2. Considere o contador ilustrado na figura. Utilizando o mínimo de lógica combinatória adicional, ligue dois contadores deste tipo de modo a concretizar um contador binário com módulo 60 (ex: 0,1,2,…57,58,59,0,1,2,…). A3 A2 A1 A0 CLK MUX 8:1I S3S3S0 00000 3210 7654 S3 S2 S0S1 3 C Operação Manter valores atuais Carga paralela Desloca à direita Desloca à esquerda s0 0 1 0 1 s1 0 0 1 1 I2 I2 I1 I0 3-bit up-counter L C cnt load reset tc 3 3 enable Problema 9.3. Considere o contador do problema anterior, ligado a um sinal de relógio de 50 Hz (T=20ms). Utilizando a lógica adicional que considerar necessária, utilize um ou mais contadores deste tipo de modo a gerar um sinal com período de 600ms, com um duty-‐cycle de 50% (i.e., TH=TL=T/2). 𝑛º 𝑡𝑜𝑡𝑎𝑙 𝑑𝑒 𝑐𝑜𝑛𝑡𝑎𝑔𝑒𝑛𝑠 𝑝𝑜𝑟 𝑝𝑒𝑟𝑖𝑜𝑑𝑜 = 600𝑚𝑠20𝑚𝑠 = 30 Uma vez que cada contador só permite fazer um máximo de 16 contagens, pode-‐se pensar numa solução que conta sequências de 15 de contagens (de 1 a 15, por exemplo), garantindo-‐se desta forma que o fator de ciclo dos bits da contagem dessas sequências é igual a 50%. Problema 9.4. Considere o registo de deslocamento ilustrado na figura ao lado. Utilizando o mínimo de lógica combinatória adicional e assumindo um deslocamento à direita, ligue dois registos deste tipo de modo a implementar um circuito que realize: • A conversão série-‐paralelo de um sinal de entrada Xin correspondente a uma sequência de bits, de forma a mostrar nas saídas Qi os últimos 8 bits do sinal de entrada; • A detecção do padrão de bits “01111110” nas saídas Qi do registo; • O carregamento paralelo do padrão “11011011” sempre que o padrão “01111110” for detectado na saída do registo. D3 D2 D1 D0 CLK Q3 Q2 Q0Q1 Operação! Manter valores atuais! Desloca à esquerda! Desloca à direita! Carga paralela! s0! 0! 1! 0! 1! s1! 0! 0! 1! 1! Problema 9.5. Pretende-‐se implementar um circuito que implemente o padrão de contagem representado na figura, correspondente a um sinal de 8 bits (b0 a b7). Este padrão corresponde à contagem de 8 estados Ex, que se repetem ao longo do tempo, em que o estado genérico En caracteriza-‐se por apresentar os n bits mais significativos com o valor zero, sendo os restantes bits colocados com o valor lógico um. • Utilizando o mínimo de lógica combinatória adicional e assumindo um deslocamento à direita, ligue os dois registos de deslocamento apresentados de modo a implementar um gerador deste padrão. • Indique na tabela, para cada estado, a operação (S1,S0) realizada pelo registo de deslocamento (00,01,10,11). Operação! Manter valores atuais! Desloca à esquerda! Desloca à direita! Carga paralela! s0! 0! 1! 0! 1! s1! 0! 0! 1! 1! Estado b7 b6 b5 b4 b3 b2 b1 b0 Operação (S1,S0) E0 1 1 1 1 1 1 1 1 E1 0 1 1 1 1 1 1 1 E2 0 0 1 1 1 1 1 1 E3 0 0 0 1 1 1 1 1 E4 0 0 0 0 1 1 1 1 E5 0 0 0 0 0 1 1 1 E6 0 0 0 0 0 0 1 1 E7 0 0 0 0 0 0 0 1 E0 1 1 1 1 1 1 1 1 E1 0 1 1 1 1 1 1 1 E2 0 0 1 1 1 1 1 1 E3 0 0 0 1 1 1 1 1
Compartilhar