
atividade 4 - arquitetura e organização de computadores
Pré-visualização2 páginas
/ Fazer teste: ATIVIDADE 4 Informações do teste Descrição Instruções Várias tentativas Não permitido. Este teste só pode ser feito uma vez. Forçar conclusão Este teste pode ser salvo e retomado posteriormente. PERGUNTA 1 Um módulo de E/S dentro da arquitetura de computadores teve sua implementação adotada para garantir a forma de exportar funcionalidades que permitam executar o interfaceamento entre a parte externa do sistema de hardware, que é o barramento e a parte externa que são os próprios dispositivos de E/S, conectados e sob sua responsabilidade (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). Das alternativas abaixo, assinale a que descreve as características sobre a forma de manipular os módulos de E/S do tipo DMA. o elemento denominado linhas de dados são utilizadas apenas no momento de con\ufffdguração do DMA. o elemento denominado linhas de dados são utilizadas apenas no momento de transferência efetiva das informações. a linha de endereço tem uso na transferência, para que o sistema de memória saiba a localização de escrita dos dados transferidos. sinais de controle, destacam-se aqueles relacionados ao momento de ligar ou desligar o dispositivo que tem ligação com o equipamento. A linha de buffer é aplicada para direcionar dados, endereços e pedidos de interrupção quando as demais estão ocupadas. 0,25 pontos Salvar resposta PERGUNTA 2 O módulo de E/S tem interface com o barramento e com os dispositivos PORQUE Veri\ufffdca se a requisição é ou não direcionada a ele através dos dados que são enviados. Analisando as a\ufffdrmações acima, conclui-se que: As duas a\ufffdrmações são verdadeiras, e a segunda justi\ufffdca a primeira. as duas a\ufffdrmações são verdadeiras, e a segunda não justi\ufffdca a primeira. a primeira a\ufffdrmação é verdadeira, e a segunda é falsa. a primeira a\ufffdrmação é falsa, e a segunda é verdadeira. as duas a\ufffdrmações são falsas. 0,25 pontos Salvar resposta PERGUNTA 3 Na abordagem de software para otimização do banco de registradores há necessidade de uso maior dos registradores usados pelo compilador PORQUE realizam armazenamento das variáveis que são mais utilizadas. Analisando as a\ufffdrmações acima, conclui-se que: As duas a\ufffdrmações são verdadeiras, e a segunda justi\ufffdca a primeira. as duas a\ufffdrmações são verdadeiras, e a segunda não justi\ufffdca a primeira. a primeira a\ufffdrmação é verdadeira, e a segunda é falsa. a primeira a\ufffdrmação é falsa, e a segunda é verdadeira. as duas a\ufffdrmações são falsas. 0,25 pontos Salvar resposta PERGUNTA 4 Manipular um módulo de E/S através da forma de E/S controlado por interrupção consiste em maior consumo computacional PORQUE Existe um evento que informa sobre uma espera, sem processamento sendo realizado. Analisando as a\ufffdrmações acima, conclui-se que: As duas a\ufffdrmações são verdadeiras, e a segunda justi\ufffdca a primeira. as duas a\ufffdrmações são verdadeiras, e a segunda não justi\ufffdca a primeira. a primeira a\ufffdrmação é verdadeira, e a segunda é falsa. a primeira a\ufffdrmação é falsa, e a segunda é verdadeira. as duas a\ufffdrmações são falsas. 0,25 pontos Salvar resposta PERGUNTA 5 0,25 pontos Salvar resposta Estado de Conclusão da Pergunta: 1 2 3 4 5 6 7 8 9 10 Clique em Salvar e Enviar para salvar e enviar. Clique em Salvar todas as respostas para salvar todas as respostas. Salvar todas as respostas Salvar e Env / A motivação principal para o desenvolvimento de arquiteturas super-escalares consiste na possibilidade de se executar instruções de forma paralela, o que fornece mais agilidade, otimização e mais velocidade em atender as demandas ofertadas em nível de instrução de máquina (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). Das alternativas abaixo, assinale a que descreve sobre a solução adotada pelo mecanismo renomeamento de registradores no caso de con\ufffditos em relação à geração de valores para o código a seguir: (i) a = b / c; (ii) d = a \u2013 f; (iii) a = g + h; (iv) i = a + e; (i) a = b / c; (ii) d = a \u2013 f; (iii) aa = g + h; (iv) i = aa + e;. (i) a = b / c; (ii) d = aa \u2013 f; (iii) a = g + h; (iv) i = aa + e;. (i) aa = b / c; (ii) d = a \u2013 f; (iii) aa = g + h; (iv) i = a + e;. (i) a = b / c; (ii) d = aa \u2013 f; (iii) aa = g + h; (iv) i = a + e;. (i) aa = b / c; (ii) d = aa \u2013 f; (iii) a = g + h; (iv) i = a + e;. PERGUNTA 6 No modelo RISC tem um conjunto de instruções mais simples. Para que a fabricação deste tipo de processador fosse idealizada, alguns levantamentos e consultas foram feitos para que este conjunto de instruções denominado ISA ( Instruction Set Architecture , - Arquitetura de Conjunto de Instruções) fosse projetada\u201d (TANENBAUM, A. S. Organização Estruturada de Computadores . 6. ed. São Paulo: Pearson Prentice Hall, 2013). Das alternativas abaixo, assinale a que descreve corretamente os levantamentos realizados. frequência de uso das operações: neste tipo é permitido que o sistema de memória tenha um tamanho mecanismos associados ao banco de registradores e memória cache. frequência de uso dos operandos: o índice permitiu consolidar quais operações necessitariam mais otimizações e como \ufffdcaria o relacionamento do processador com o sistema de memória. sequência de execução das instruções: neste tipo de métrica que foi levada em consideração a análise da sequência permitiu um estudo mais aprofundado da estrutura do pipeline. frequência de uso do processador: essa métrica permitiu que o sistema de processador fosse projetado, incluindo a estimativa de velocidade e os mecanismos associados ao banco de registradores. frequência de uso das memórias: essa métrica permitiu que o sistema de memória fosse projetado, incluindo a estimativa de tamanho e os mecanismos associados ao número de módulos. 0,25 pontos Salvar resposta PERGUNTA 7 Existe uma ascensão em relação ao uso de paralelismo nos computadores, desde a introdução do pipeline, que representa um pseudoparalelismo, seguindo com a incorporação da superescalaridade, pelo paralelismo para dentro dos processadores, tudo para ter uma melhora em termos de otimização (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). Considerando a tendência de sair do limite de uso do paralelismo em nível de instrução, o uso a nível de threads e de núcleos, avalie as a\ufffdrmações a seguir. I. com o nível de threads, o processador tem condições de escalonar threads na ocorrência de con\ufffditos no pipeline. II. um escalonamento em nível de hardware, torna-se muito menos e\ufffdciente, se compararmos com o escalonamento realizado pelo sistema operacional. III. o paralelismo em nível de núcleos, incorpora a ideia das máquinas multiprocessadores, sendo cada núcleo independente. IV. o uso de processadores vetoriais consiste em um modelo com execução em série, dotado de pipeline, do tipo SIMD. V. quando não se limita às abstrações arquiteturais, existe o paralelismo em nível de aplicações, por exemplo, o paralelismo em nível de dados. Agora, assinale a alternativa com os itens corretos das tendências em nível de paralelismo. I, II e III. II, IV e V. I, III e V. I, II, IV e V. I, III e IV. 0,25 pontos Salvar resposta PERGUNTA 8 Na arquitetura de computadores, o uso de um módulo de E/S foi idealizado para implementar a forma como ocorre a exportação da funcionalidade de interfaceamento entre elementos, denominados como barramento (parte interna) e os próprios dispositivos de E/S (parte externa), sob sua responsabilidade (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). Das alternativas abaixo, assinale
- 1
- 2