Unidade 3 - Exercícios de fixação_ avaliação da tentativa Arquitetura de Computadores

Prévia do material em texto

25/03/2020 Unidade 3 - Exercícios de fixação: avaliação da tentativa
https://portalacademico.eniac.edu.br/mod/quiz/review.php?attempt=193279&cmid=77116 1/6
Página inicial / Meus Cursos / ENIAC_20201F_308 / Materiais de Estudo / Unidade 3 - Exercícios de �xação
Iniciado em terça, 24 mar 2020, 17:07
Estado Finalizada
Concluída em terça, 24 mar 2020, 19:55
Tempo
empregado
2 horas 48 minutos
Avaliar 10,00 de um máximo de 10,00(100%)
Questão 1
Correto Atingiu 1,00 de 1,00
Questão 2
Correto Atingiu 1,00 de 1,00
O acesso aos dispositivos de entrada e saída deve ser gerenciado por um controlador, a �m de garantir que o
processador consiga realizar as operações de leitura e escrita de dados via interface. Existem algumas
técnicas que permitem essa interação entre o processador e o controlador. 
Entre as técnicas citadas a seguir, qual delas tem toda interação entre o processador e o controlador como
sendo responsabilidade exclusiva do programador?
Escolha uma:
 
a. E/S controlada.
b. Mecanismo de interrupções.
c. E/S programada.
d. Acesso direto à memória.
e. Drivers de dispositivos.
O sistema operacional necessita receber instruções dos dispositivos de E/S, processá-las e, a partir de então,
inciar a conversação com o periférico. 
Entre as respostas a seguir, qual representa o nome dos programas que são responsáveis pela comunicação
entre o sistema operacional instalado no computador e o hardware que está conectado a ele?
Escolha uma:
 
a. Slots de expansão.
b. Sensores de E/S.
c. Softwares aplicativos.
d. Drivers.
e. Algoritmos de E/S.
https://portalacademico.eniac.edu.br/
https://portalacademico.eniac.edu.br/course/view.php?id=3110
https://portalacademico.eniac.edu.br/course/view.php?id=3110#section-1
https://portalacademico.eniac.edu.br/mod/quiz/view.php?id=77116
25/03/2020 Unidade 3 - Exercícios de fixação: avaliação da tentativa
https://portalacademico.eniac.edu.br/mod/quiz/review.php?attempt=193279&cmid=77116 2/6
Questão 3
Correto Atingiu 1,00 de 1,00
Os diferentes tipos de �ip-�ops podem ser diferenciados pelo número de entradas, pelas quais o estado atual dos
circuitos de memória é modi�cado. Os tipos mais comuns de �ip-�ops são os latches. Os latches têm dois níveis
de sinais de entrada e são utilizados na construção de �ip-�ops mais complexos.
Qual das alternativas a seguir apresenta a tabela de transição de estados correta para o latch RS?
Escolha uma:
 
a. 
b. 
c. 
d. 
e. 
25/03/2020 Unidade 3 - Exercícios de fixação: avaliação da tentativa
https://portalacademico.eniac.edu.br/mod/quiz/review.php?attempt=193279&cmid=77116 3/6
Questão 4
Correto Atingiu 1,00 de 1,00
Questão 5
Correto Atingiu 1,00 de 1,00
Os circuitos lógicos combinacionais são limitados em sua utilização, já que não possuem memória, ou seja,
não podem armazenar bits e lê-los depois. Por sua vez, um circuito lógico sequencial é composto de um
circuito lógico combinacional acrescido de um elemento de memória. 
Com base em sua estrutura, o circuito lógico sequencial pode ter diferentes comportamentos, originando
modelos distintos. Qual a diferença entre esses modelos?
Escolha uma:
 
a. No modelo de Moore, as saídas dependem exclusivamente das entradas do circuito. No modelo de Mealy, as saídas não dependem
apenas do estado atual do circuito, mas também do valor atual das entradas externas.
b. No modelo de Moore, as saídas dependem unicamente do estado no qual o circuito se encontra. No modelo de Mealy, as saídas não
dependem apenas do estado atual do circuito, mas também do valor atual das entradas externas.
c. No modelo de Moore, as saídas dependem unicamente do estado no qual o circuito se encontra. No modelo de Mealy, as entradas
dependem apenas do estado atual do circuito.
d. No modelo de Moore, as entradas dependem do estado no qual o circuito se encontra. No modelo de Mealy, as entradas não
dependem apenas do estado atual do circuito, mas também do valor atual das entradas externas.
e. No modelo de Moore, as saídas dependem unicamente do estado anterior no qual o circuito se encontrava. No modelo de Mealy, as
saídas dependem apenas do valor atual das entradas externas.
Geralmente, o único componente que acessa a memória RAM é o processador. Sendo assim, qualquer tipo de
transferência de dados passa pelo processador, ou seja, ele controla e monitora todo �uxo de dados. Isso
aumenta o tempo de resposta que consequentemente afeta o desempenho no acesso aos dispositivos de
E/S. 
Qual é a técnica de acesso aos dispositivos que auxilia na performance, com o objetivo de sanar esse
problema?
Escolha uma:
 
a. Comunicação síncrona.
b. E/S programada.
c. Mecanismo de interrupções.
d. Acesso direto à memória.
e. E/S controlada.
25/03/2020 Unidade 3 - Exercícios de fixação: avaliação da tentativa
https://portalacademico.eniac.edu.br/mod/quiz/review.php?attempt=193279&cmid=77116 4/6
Questão 6
Correto Atingiu 1,00 de 1,00
Questão 7
Correto Atingiu 1,00 de 1,00
Protocolos de comunicação são utilizados em muitas áreas da tecnologia, pois possibilitam o transporte de
informação entre dispositivos, estabelecendo regras e convenções que regem o funcionamento de diferentes
comunicações. 
No que se refere aos protocolos de comunicação serial e paralelo, qual a principal diferença entre eles?
Escolha uma:
 

a. Na comunicação serial são enviados vários bits ao mesmo tempo, enquanto na comunicação paralela os bits trafegam um por vez.
b. Não existe diferença, pois tanto na comunicação serial quanto na comunicação paralela, é enviado apenas um bit por vez.
c. Na comunicação serial é enviado um bit por vez, enquanto na comunicação paralela é possível enviar mais de um bit ao mesmo tempo.
d. Não existe diferença, pois ambos permitem o tráfego de vários bits ao mesmo tempo.
e. A comunicação serial é indicada para comunicação entre dispositivos que necessitam de altas taxas de transferência.
Considere as seguintes a�rmativas: 
I) Os diferentes tipos de �ip-�ops podem ser diferenciados pelo número de saídas, pelas quais o próximo
estado dos circuitos de memória é afetado. 
 II) O que determina o estado em que um circuito combinacional se encontra é o valor da informação
armazenada na memória em um determinado momento. 
III) Em um circuito combinacional, a informação recebida e armazenada pelo elemento de memória é
codi�cada em binário (0 e 1). 
Quais dessas a�rmativas estão corretas?
Escolha uma:
 
a. Apenas I e III.
b. Apenas I.
c. Apenas II.
d. Apenas III.
e. Apenas II e III.
25/03/2020 Unidade 3 - Exercícios de fixação: avaliação da tentativa
https://portalacademico.eniac.edu.br/mod/quiz/review.php?attempt=193279&cmid=77116 5/6
Questão 8
Correto Atingiu 1,00 de 1,00
Questão 9
Correto Atingiu 1,00 de 1,00
Também chamados de periféricos, os dispositivos são componentes de hardware do computador que
possibilitam a interação entre o usuário e a máquina. Por meio desses periféricos, o computador pode
armazenar, ler, transmitir e receber dados. Existem os periféricos de entrada, que são utilizados para enviar
informações a serem processadas e os periféricos de saída, que apresentam informações já processadas.
Existe também um conjunto de periféricos considerados de uso misto, ou seja, podem fornecer informações
a serem processadas ou receber informações já processadas.
Entre os periféricos listados a seguir, qual deles pode ser considerado de uso misto?
Escolha uma:
 
a. Scanner.
b. Mouse.
c. Pen-drive.
d. Impressora.
e. Teclado.
O tempo de ciclo equivale ao sinal de clock, ou seja, o mesmo indica quando uma atividade é inicializada por um
circuito digital sequencial.
Por curiosidade, após realizar a leitura do conteúdo e compreender o cálculo de frequência, você resolveu
descobrir qual o tempo de ciclos que o processador do seu computador pessoal pode inicializar em
nanossegundos. Sabendo que o mesmo tem a capacidade 2.4GHz de processamento, você chegou ao seguinte
cálculo: 1 / 2.4 x 109 =
A resposta para esse cálculo é:
Escolhauma:
 
a. 2,4 x 10 = 2,4ns-9s
b. 4,2 x 10 = 4,2ns-9s
c. 0,24 x 10 = 0,24ns-9s
d. 0,42 x 10 = 0,42ns-9s
e. 42 x 10 = 42ns-9s
25/03/2020 Unidade 3 - Exercícios de fixação: avaliação da tentativa
https://portalacademico.eniac.edu.br/mod/quiz/review.php?attempt=193279&cmid=77116 6/6
Questão 10
Correto Atingiu 1,00 de 1,00
Os latches originaram os circuitos �ip-�ops. Uma implementação de dois latches interligados em cascata
originou o �ip-�op D. 
Além do �ip-�op D, também foi desenvolvido o �ip-�op JK, que tem comportamento parecido com o do latch
RS. Entretanto, por que o �ip-�op JK direciona ao complemento do estado anterior quando os respectivos
valores de entrada são iguais a 1 (um)?
Escolha uma:
 
a. Para que a saída não seja igual a 0 (zero).
b. Para evitar que a realimentação do �ip-�op seja igual a 0 (zero).
c. Para evitar o estado proibido.
d. Para evitar que o �ip-�op se mantenha no mesmo estado.
e. Para que as entradas não tenham o estado proibido.
◄ Assunto 06 - Entradas, Saída e Interrupções Programadas
Seguir para...
Assunto 07 - Microprocessador comercial: funcionamento e conjunto de instruções ►
https://portalacademico.eniac.edu.br/mod/lti/view.php?id=77115&forceview=1
https://portalacademico.eniac.edu.br/mod/lti/view.php?id=77118&forceview=1