SISTEMAS DIGITAIS

Prévia do material em texto

Mussá Cassamo Mussá 
 
 
 
 
 
 
 
 
 
 
 
Resolução de Ficha 3 de Sistemas Digitais 
 
(Licenciatura em Engenharia Eletrônica e de Telecomunicações) 
 
 
 
 
 
 
 
 
 
 
 
Universidade Rovuma 
Nampula 
2020 
Parte I 
1. O microprocessador é a CPU de um computador construído num único CI, contem 
essencialmente a unidade de controle, a unidade logica e aritmética e registradores, enquanto 
que o microcontrolador é um computador completo construído num único CI, este contem 
portas seriais, portas de entrada e saídas paralelas, timers contadores, memorias RAM e ROM 
entre outas facilidades. 
2. A arquitetura de Harvard diferencia-se da arquitetura de Von Neumann porque na arquitetura 
de Von Neumann temos a CPU, os periféricos de entrada e a memória, isto faz com que o 
CPU seja lento pois terá que encontrar as instruções dos programas e dos dados enquanto que 
a arquitetura de Harvard esta permite que o computador seja mais rápido , as instruções e 
programas são guardados em memorias diferentes fazendo assim que existam barramentos de 
memória dos programas e barramento de memória de instruções fazendo com que o 
computador seja rápido. 
3. Os elementos integrantes de uma Unidade de Controle de Processamento são: 
 Control Unit ou Unidade de Controle (UC); 
 ALU (Artmetic and logic Unit) ou Unidade Lógica Aritmética (ULA); 
 Registers ou Registradores; 
 CPU interconnection ou barramento interno da CPU; 
 RDM; 
 Memória. 
4. A Unidade de Controle de Processamento CPU tem função de: 
 Buscar uma instrução na memoria; 
 Decodificar a operação; 
 Buscar dados; 
 Executar a operação com os dados; 
 Guardar o resultado e, 
 Reiniciar o processo. 
 
 
a) Fluxograma de um ciclo de instrução: 
5. A velocidade de processamento das instruções depende do tamanho de instruções de um 
processador porque é o processador responsável pelas realizações das instruções de 
processamento, os cálculos matemáticos e é responsável pelo controle durante a execução de 
um programa, é de frisar que um programa para ser efetivamente executado pelo processador 
deve ser constituído por uma serie de instruções de maquina. 
6. As três características que diferenciam a arquitetura RISC da arquitetura CISC são, para 
arquitetura RISC temos mais instruções por ciclos, essas instruções são simples pois tem 
instruções interpretadas pelo próprio programa e essa arquitetura contem poucas instruções e 
modos de endereçamento enquanto que a arquitetura CISC tem instruções complexas 
executadas em vários ciclos, nesta arquitetura qualquer instrução pode referenciar a memoria, 
contem varias instruções, modos de endereçamento e o conjunto de registrador é único. 
7. A função do registrador de controlo (flags) que recebe 8 bits na saída de uma operação da 
ULA onde apenas 5 bits são utilizados é de armazenar o estado da ultima operação realizada 
na ULA. 
8. Arquitetura RISC é o processador que tem instruções com código de 6 bits e CISC o 
processador cujas instruções maquina tem um código de operação de 8 bits. 
9. São exemplos de registradores de proposito geral os pares BC, DE e HL e de registradores 
específicos os pares MOV rl, r2 e ADD r. 
 
10. Ciclos necessários para 400 tarefas com 4 ciclos de CPU cada tarefa: 
 Ciclos 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 
 Tarefa X X X X 
 X X X X 
 X X X X 
 Ciclos =4 x 400=1600 ciclos. 
11. Ciclos necessários para 180 tarefas com 3 ciclos de CPU cada tarefa: 
 Ciclos 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 
 Tarefa X X X 
 X X X 
 X X X 
 Ciclos = 3 x 180=540 ciclos. 
12. Cada tarefa 20 ciclos de CPU e um total de 400 ciclos: 
 Tarefas =4000/20= 200 tarefas. 
Parte II 
13. Organização de registro no microprocessador 8085. 
 
 
 
 
 
14. Um microprocessador 8085 é considerado de 8 bits porque permite trabalhar com números 
sem sinal de 0 a 255 e também permite trabalhar com números com sinal de -128 a 127. 
15. Multiplexação de barramento é um conjunto de linhas compartilhadas e usadas para vários 
propósitos no 8085. 
16. O barramento unilateral em 8085 é de A0 ate A7, barramento de dados multiplexado com 
parte baixa de endereço. 
17. O esquema é constituído por pinos de conexão do cristal, X1 pode ser uma onda quadrada e 
X2 pode ficar aberto, entrada do gerador de clock interno; 
 Reset out, esta indica aos periféricos que a CPU esta sendo feito reset; 
 SOD é o pino de saída de dado serial; 
 SID pino de entrada de dado serial; 
 TRAP é o pino de interrupção de maior prioridade; 
 REST 5.5 é o pino de interrupção que desvia para o endereço 2C h; 
 REST 6.5 é o pino de interrupção que desvia para o endereço 34 h; 
 REST 7.5 é o pino de interrupção que desvia para o endereço 3C h; 
 INTR é o pino usado para expansão da capacidade de interrupção; 
 INTA é o pino de reconhecimento de pedido de interrupção; 
 AD0 á AD7, linhas usadas para dados e endereços; 
 Vss pino para aterramento; 
 Vcc pino para alimentação 5V; 
 HOLD, pino de requerimento de barramento ativo alto; 
 HLDA é o pino de reconhecimento HOLD que indica que o pedido foi aceite; 
 CLK(OUT) é a saída de clock para os chips do sistema; 
 REST IN é o reset do sistema, o contador de programa vai para 0000h; 
 READY é o pino de entrada para geração de pedidos em espera; 
 IO/M este pino indica se a operação é de entrada, saída ou com memoria; 
 S0 este pino com S1 e IO/M indicam estados de ciclo de maquina; 
 S1 é o pino que indica os estados de ciclo de maquina 
 IO/M é o indicador de estados de ciclo da maquina; 
 RD é o sinal que habilita o periférico ou a memoria para leitura; 
 WR, é o sinal que habilita o periférico ou memoria para escrita; 
 ALE é concebido para usar como sinal de clock para um latch que captira endereços, 
permite ao hardware externo distinguir os dados dos endereços; 
 A8 ate A15 são os pinos de bytes mais significativos do endereço. 
 
 
18. Os ciclos de maquina de 8085 são nomeadamente: 
 Busca opcode; 
 Leitura de memoria; 
 Escrita de memoria; 
 Leitura de I/O; 
 Escrita de I/O; 
 Reconhecimento de um pedido de interrupção e, 
 Escrita de E/S. 
19. O ciclo de maquina de busca opcode serve para buscar a próxima instrução na memória e 
armazena no registrador de instruções, isto é, o microprocessador 8085 transfere o primeiro 
byte de instrução opcode para o registrador de instrução IR. 
20. Registradores de proposito gerais são utilizados pelos programas para qualquer objetivos 
gerais, como por exemplo, operações de movimentação de dados e operações logicas e 
aritméticas. 
 Registradores de proposito especiais são registradores com funções especificas para 
determinados fins e tarefas. 
21. A função do IN 80H no ciclo de leitura em dispositivos de I/O é para que o dado de 8 bits 
presente na porta de entrada seja carregado no acumulador. 
22. Quando o microprocessador esta em operação com I/O ou com a memoria são o 2º e 3º 
bytes da instrução que contem a o endereço da posição de memoria onde se encontra o dado e 
LDA addr carrega o acumulador com o dado do endereço indicado. 
23. Números de Registro flags , para os 5 flags : 
 (S) Flag de sinal, assume valor 0 para número positivo bit7=0 e 1 para negativo bit 7=1; 
 (Z) Flag de zero, assume valor 0 para numero de zero e 1 para numero igua a zero; 
 (P) Flag de paridade, assume valor 1 quando há uma quantidade par de dígitos 1 no 
acumulador. Assume valor 0 quando há uma quantidade impar; 
 (CY) Flag de carry, assume valor 1 quando há transporte do bit 7 para o bit 8; 
 (AC) Flag auxiliar de carry, assume valor1 quando há transporte do bit 3 para o bit 4.. 
24. 11100100+00100111=100001001 e S=0. 
25. Os operandos que originam o resultado 0010011 são de 8bits para 39. 
26. Como a instruçãotem tamanho de 38 bits e possuem dois operadores de 16 bits cada, o 
tamanho de opocode e: 38-16-16= 6 bits. 
O tamanho da instrução é igual ao tamanho do registrador de instrução, uma vez que este 
armazena a instrução que esta sendo executada. O tamanho da instrução é 38bits. 
27. O tamanho da palavra de memoria de um processador com 8 bits é de 1024 palavras de 
memoria. 
28. Com 64K palavras de memoria, serão necessárias linhas de endereço. 
29. é um código de um computador com 128K palavras de memoria usado para 
calcular linhas de endereço. 
30. linhas de endereço. 
31. 
 
 
 
 
 
 
 
32. Y=A+B*(C-D*(E/(B-F))+B) 
 LDA B 
 SUB F 
 STA T 
 LDA E 
 MUL D 
 STA T 
 LDA C 
 SUB T 
1 ACC=A 
2 ACC=ACC+C ACC=A+C 
3 X=ACC X=A+C 
4 ACC=B 
5 ACC=ACC*D ACC=B*D 
6 ACC=ACC-E ACC=B*D-E 
7 Y=ACC Y-B*D-E 
8 ACC=X ACC=A+C 
9 ACC=ACC +Y ACC=X+Y=(A+C)+(B*D-E) 
10 ACC=ACC/F ACC=((A+C)+(B*D-E))/F 
11 X=ACC X=((A+C) + (B*D-E))/F 
 ADD B 
 MUL B 
 ADD A 
 STA Y 
33. Os modos de endereçamento do 8085 tem 4 maneiras distintas de se fazer esta referencia: 
 Imediato: A instrução contem o dado no byte seguinte ao opcode; Exemplo: ADI dado 8= 
adiciona o dado especificado ao acumulador (A)  (A) +(byte 2). 
 Direto: O 2º e o 3º bytes da instrução contem o endereço da posição de memoria onde se 
encontra o dado; Exemplo: LDA addr = carrega o acumulador com o dado do endereço 
indicado (A) (((byte 3) (byte 2)). 
 Registro: A instrução especifica o registrador ou par de registradores onde o dado esta 
armazenado; Exemplo: ADD r = adiciona o conteúdo do registrador r ao acumulador (A) 
 (A) + (r). 
 Indireto por registrador: MOV M,A: Move o conteúdo no acumulador para o registrador M 
34. MOV A,C; move o conteúdo no registrador C para o acumulador 
35. Mnemónico referido opcode 01111000. 
 MOV A, #120 
36. ORG 2000H 
 MVI A, 08H 
 MVI B, 4FH 
 MVI C, 03H 
 ADD C 
 ADD A 
 HLT 
37. MOV B, F5H 
 MOV C, 09H. 
38. LXI B, F5H08H 
39. LXI B, 24FFH: 
 INX B; REGISTRADOR B-25H REGISTRADOR C-00H 
 
40. .ORG 1000; indica as instruções a partir do endereço 1000 na memoria de programa 
 MVI B, 05H; Carrega o valor 05h no registador B.; 
 MVI C, D8h; carrega o valor D8h no registador C; 
 LXI B, 05D8h; registrador B carrega 05D no registrador C-8h; 
 LXI D, 0000h; registrador D, 0000h no registrador B-00h e, 
 HLT; fim de programa. 
41. ORG 1000; inicia instruções a partir do endereço 1000 na memoria do programa; 
 MVI C, 03H; carrega o valor 03h no registrador C; 
 Loop: ADI 04H; soma a constante 04h com o acumulador; 
 DCR C; decrementa o registrador C; 
 JNZ loop; enquanto o bit da flag zero estiver em 0 vai voltar para o label loop e, 
 HLT; fim de programa. 
42. ORG 0030; inicia as instruções a partir do endereço 0030 na memoria do programa; 
 MVI H, 00H: carrega o valor 00h no registrador H; 
 MVI L, 50H: carrega o valor 50h no registrador L; 
 MVI C, 20H: carrega o valor 20h no registrador C; 
 MOV M, C: carregou o conteúdo do registrador C no endereço da memoria 0050h; 
 MOV C, M: carregou o conteúdo da memoria 0050h para o registrador C; 
 MOV A, C: carregou o conteúdo do registrador C no acumulador; 
 MVI A, FH: carrega o valor FH no acumulador; 
 OUT 00h: carrega a porta de saída 00h o contudo do acumulador; 
 ADD C: soma o acumulador com o registrador C; 
 OUT 06h: carrega na porta de saída 06h o conteúdo do acumulado; 
 HLT: fim de programa. 
43. A instrução que executa essas ações é a instrução SIM: 
SOD SDE X R7.5 MSE M 7.5 M 6.5 M 5.5 
 
44. Instrução RIM, Estado do acumulador: 
SID I7.5 I6.5 I5.5 IE M 7.5 M 6.5 M 5.5 
Conteúdo do acumulador após a instrução RIM: 
0 1 0 0 1 1 0 0 
 
Parte III 
1. As arquiteturas RISC apresentam desempenho de operações em ponto flutuante conveniente 
para execução de planilhas electrónicas. Se as planilhas não forem complexas, as arquiteturas 
CISC também serão adequadas para a execução dessas aplicações. V 
2. Um dos objetivos de o CISC ter um conjunto mais rico de instruções é poder completar uma 
tarefa com um conjunto de linhas em Assembly do menor tamanho possível. V 
3. Uma técnica para simplificar o conjunto de instruções em um RISC é não prover instruções 
com modos de endereçamento variados e complexos. Podem também ser reduzidas as 
instruções que acessam a memória V 
4. Ao se projetar um computador sequencial, seguindo o modelo de Von Neumann, é 
fundamental adoptar um processador no qual o tamanho em bits do contador de instrução seja 
igual ao tamanho do registrador de dados da memória. F 
5. Se um computador é de 16 bits e outro é de 32 bits, significa que esses computadores 
adoptam células de memória com tamanho de 16 e 32 bits, respectivamente. F