ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES AT 04

Prévia do material em texto

ATIVIDADE 4
 
	Usuário
	
	Curso
	ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES 
	Teste
	ATIVIDADE 4
	Iniciado
	
	Enviado
	
	Status
	Completada
	Resultado da tentativa
	  
	Tempo decorrido
	
	Resultados exibidos
	Respostas enviadas, Respostas corretas, Comentários
· Pergunta 1
0,25 em 0,25 pontos
	
	
	
	Hoje em dia, fala-se muito de processamento baseado em instruções SIMD (Única Instrução, Múltiplos Dados – Single Instruction, Multiple Data). Esse tipo de operação propicia um aumento de performance quando o código manipula, por exemplo, vetores ou matrizes. Neste caso, os elementos da matriz, ou do vetor, são trabalhados de forma paralela (e não sequencialmente).
 
Analise os itens a seguir e assinale (V) em cada item que apresentar melhor resultado quando aplicado em uma estrutura SIMD e (F), cada item que não apresenta.
 
(_) Sistemas meteorológicos.
(_) Instruções MMX que poderão ser executadas nas GPUs (Graphic Processing Unit).
(_) Sistemas comerciais baseados em cliente-servidor.
(_) Sistemas de geoprocessamento.
 
Marque a alternativa que traz a sequência correta.
	
	
	
	
		Resposta Selecionada:
	c. 
V; V; F; V.
	Resposta Correta:
	c. 
V; V; F; V.
	Feedback da resposta:
	Sua resposta está correta. Dentre as opções, todas, exceto o modelo cliente-servidor, podem ser executadas, com maior eficiência, no modelo SIMD. No caso específico desta questão, manipulação de informações meteorológicas, vídeo e geoprocessamento são modelos baseados em vetores ou matrizes – o que facilita o processo de vetorização de processamento.
	
	
	
· Pergunta 2
0 em 0,25 pontos
	
	
	
	Em máquinas superescalares, duas ou mais instruções poderão ser executadas paralelamente, caso não sejam detectados conflitos estruturais (disponibilidade de módulo funcional), ou conflitos de dados (por exemplo, disponibilidade das informações que serão manipuladas). No trecho de código abaixo, existem alguns conflitos de dados e estruturais. Para permitir um aumento de performance pode-se alterar a ordem de execução das instruções para que esses conflitos não impactem muito no tempo de processamento. Para resolver essa questão, suponha o trecho de código a seguir.
 
(i) load Reg2, A  //registrador Reg2 recebe a variável A
(ii) add Reg4, Reg2, Reg3 // Reg4 = Reg2 + Reg3
(iii)  sto D, Reg4 //armazena na variável D, o valor de Reg4
(iv) load Reg3, B //registrador Reg3 recebe a variável B
(v) add Reg6, Reg3, Reg5 // Reg6 = Reg3 + Reg5
(vi)  sto E, Reg6 //armazena na variável E, o valor de Reg6
(vii) sub Reg8, Reg4, Reg6 // Reg8 = Reg4 + Reg6
(viii) load Reg7, C //registrador Reg7 recebe a variável C
(ix) add Reg7,Reg7, 3 // Reg7 = Reg7 + 3
 
As instruções tipo “load”, fazem acesso à memória para coletar o valor da variável e atribuir a algum registrador, e a instrução “sto” (store) acessa a memória para o armazenamento do valor contido no registrador passado como parâmetro. As instruções aritméticas poderão ser realizadas simultaneamente desde que os dados estejam disponíveis. Para essa questão, suponha que todas as operações gastem exatamente o mesmo tempo para que sejam executadas e os valores dos registradores não vinculados às operações “load” já foram todos previamente carregados.
 
Qual a nova ordem das instruções que melhor representa a sua otimização?
	
	
	
	
		Resposta Selecionada:
	d. 
(v), (i), (ii), (vii), (iii), (iv), (vi), (viii), (ix).
	Resposta Correta:
	b. 
(i), (ii), (iii), (iv), (v), (vii), (viii), (ix), (vi).
	Feedback da resposta:
	Sua resposta está incorreta. Repense os tempos e a ordem de execução das instruções lembrando que, em uma máquina superescalar, neste caso, duas operações ou mais poderão ser executadas simultaneamente, desde que não ocorram conflitos estruturais ou de dados. Lembre-se, também, que pode ocorrer execução fora de ordem.
	
	
	
· Pergunta 3
0,25 em 0,25 pontos
	
	
	
	Para aumentar o desempenho do meu computador e devo colocar (custo e desempenho):
	
	
	
	
		Resposta Selecionada:
	e. 
RAM
	Resposta Correta:
	e. 
RAM
	
	
	
· Pergunta 4
0,25 em 0,25 pontos
	
	
	
	Em uma visão de alto nível da função e interconexão do computador é correto afirmar que:
	
	
	
	
		Resposta Selecionada:
	e. 
Um ciclo de instrução consiste em uma busca de instrução, seguida por zero ou mais buscas de operandos, seguidas por zero ou mais armazenamentos de operandos, seguidos por uma verificação de interrupção (se as interrupções estiverem habilitadas).
	Resposta Correta:
	e. 
Um ciclo de instrução consiste em uma busca de instrução, seguida por zero ou mais buscas de operandos, seguidas por zero ou mais armazenamentos de operandos, seguidos por uma verificação de interrupção (se as interrupções estiverem habilitadas).
	
	
	
· Pergunta 5
0 em 0,25 pontos
	
	
	
	São caracterísicas de computadores que utilizam arquitetura RISC:
I. banco de registradores envolvendo um número maior de GPRs (General Purpose Registers, em português, Registradores de Propósito Geral). A quantidade maior de registradores permite uma maior otimização de seu uso – seja pela maior probabilidade de reaproveitamento de valores previamente carregados, ou seja, pela possibilidade de usar o renomeamento de registradores em caso de hazards de dados;
II. conjunto de instruções complexas: as instruções de uma máquina RISC são complexas. Sendo complexas, não pode-se aproveitar melhor os conceitos inerentes ao sistema de pipeline;
III. otimização de pipeline: devido às próprias características das instruções, o pipeline pode ter sua otimização feita de forma mais agressiva;
Podemos afirmar que estão corretos os itens:
	
	
	
	
		Resposta Selecionada:
	b. 
Apenas os itens I e II estão corretos.
	Resposta Correta:
	a. 
Apenas os itens I e III estão corretos.
	
	
	
· Pergunta 6
0,25 em 0,25 pontos
	
	
	
	Sabe-se que há três modos de operação para a utilização dos módulos de E/S: E/S programada, E/S controlada por interrupções e, por fim, o DMA (Acesso Direto à Memória – Direct Memory Access). Dentre as opções abaixo, assinale-as com (V) “verdadeiro” ou (F) “falsa”.
 
(_) A E/S programada é a mais eficiente pois, como o programador a manipula diretamente, consegue-se implementar um código mais otimizado;
(_) O controlador de DMA está localizado no northbridge para facilitar o seu acesso à memória;
(_) O DMA tem a funcionalidade de assumir o gerenciamento da transferência das informações para a memória liberando o processador desta incumbência;
(_) Os processos que estão no aguardo da operação de E/S em uma estrutura controlada por interrupções, estará em seu estado bloqueado, em standby (sleeping), não concorrendo, assim, ao acesso ao processador com os processos aptos para a execução.
 
Assinale a alternativa que corresponda a sequência assinalada.
	
	
	
	
		Resposta Selecionada:
	d. 
F; F; V; V.
	Resposta Correta:
	d. 
F; F; V; V.
	Feedback da resposta:
	A resposta está correta. A E/S programada tem o inconveniente da chamada “espera ocupada”, na qual o programa consome poder computacional, enquanto fica a testar a disponibilidade do módulo de E/S. A espera ocupada é uma operação desnecessária pois poderia usar a E/S controlada via interrupção, fazendo com que o processo não aloque o processador, pois, durante a espera pelo dispositivo, ele encontra-se bloqueado. O controlador de DMA tem como motivação liberar o processador para outras atividades localiza-se no southbridge para que o northbridge não seja impactado, não causando, assim, maiores gargalos entre o processador e a memória.
	
	
	
· Pergunta 7
0,25 em 0,25 pontos
	
	
	
	Na configuração de microcomputadores versão desktop, são inseridos diversos dispositivos de entrada e saída de dados, cada um com uma função específica. Nesse sentido, dependendo do momento em que são utilizados, podem realizar a função de entrada em um instante e de saída de dados, em outro. São exemplos de dispositivos que se enquadram nessa categoria:
	
	
	
	
		Resposta Selecionada:
	d. 
teclado e impressora laserjet.
	Resposta Correta:
	d. 
teclado e impressoralaserjet.
	
	
	
· Pergunta 8
0,25 em 0,25 pontos
	
	
	
	Uma das características do modelo RISC é o fato de seu conjunto de instruções contemplar instruções mais simples (reduzidas). Para que a concepção do processador RISC fosse idealizada, alguns levantamentos foram feitos para que a ISA (Instruction Set Architecture, em português, Arquitetura de Conjunto de Instruções ) fosse projetada. Tais levantamentos referiram-se a:
I. frequência de uso das operações: o índice permitiu consolidar quais operações necessitariam mais otimizações e como ficaria o relacionamento do processador com o sistema de memória. O referido índice permitiu, também, estudos sobre o emprego de superescalaridade nos processadores RISC;
II. frequência de uso dos operandos: essa métrica permitiu que o sistema de memória fosse projetado, incluindo a estimativa de tamanho e os mecanismos associados ao banco de registradores e memória cache;
III. sequência de execução das instruções: a análise da sequência permitiu um estudo mais aprofundado da estrutura do pipeline.
Após a análise do texto acima podemos afirmar:
	
	
	
	
		Resposta Selecionada:
	a. 
Todos os  itens estão corretos.
	Resposta Correta:
	a. 
Todos os  itens estão corretos.
	
	
	
· Pergunta 9
0,25 em 0,25 pontos
	
	
	
	
Sobre os principais elementos de projeto para os barramentos, considere:
I. A permissão para enviar sinais nas linhas do barramento pode ser controlada de forma central ou distribuída.
II. Os sinais no barramento podem ser sincronizados com um clock central ou enviados de forma assíncrona com base na transmissão mais recente.
III. Refere-se ao número de linhas de endereço e número de linhas de dados.
As descrições contidas nos itens I, II e III referem-se correta e respectivamente a:
	
	
	
	
		Resposta Selecionada:
	b. 
arbitração, temporização e largura.
	Resposta Correta:
	b. 
arbitração, temporização e largura.
	
	
	
· Pergunta 10
0,25 em 0,25 pontos
	
	
	
	Em termos de sistemas operacionais para multiprocessadores, considere:
I. Uma das possibilidades de se organizar um sistema operacional de multiprocessador é dividir estaticamente a memória em muitas partições de acordo com o número de CPUs e dar a cada CPU sua própria memória e sua própria cópia privada do sistema operacional.
II. Uma forma ainda melhor para otimizar um sistema operacional de multiprocessador é permitir que todas as CPUs compartilhem o código do sistema operacional e façam cópias privadas somente dos dados.
III. Se duas CPUs num multiprocessador baseado em barramento, sem a utilização de cache, tentam acessar a mesma posição de memória exatamente no mesmo instante, as duas conseguirão o barramento, com acesso a posições distintas de memória.
IV. No modelo de multiprocessadores mestre-escravo, uma cópia do sistema operacional e suas tabelas estão presentes na CPU 1 e em nenhuma outra mais, sendo que todas as chamadas ao sistema são redirecionadas para a CPU 1 para processamento nela. Em contrapartida, a CPU 1 não pode executar processos do usuário.
Está correto o que consta APENAS em
	
	
	
	
		Resposta Selecionada:
	e. 
I e II.
	Resposta Correta:
	e. 
I e II.