Atividade 4 - ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES

Prévia do material em texto

 Pergunta 1 
1 em 1 pontos 
 
 Quando precisa armazenar as informações ou transmitir estes dados de 
forma confiável, sempre existe uma preocupação em detectar de teve algum 
erro ou, até mesmo, caso seja detectado o erro, tentar fazer a sua correção. 
Uma das técnicas para executar esta é ação de detecção de erro é através 
cálculo do bit de paridade (STALLINGS, W. Arquitetura e Organização de 
Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Informe qual assertiva a seguir é correta para a informação a ser enviada 
em conjunto com o bit de paridade ímpar, para a palavra 01111101. 
 
Resposta Selecionada: 
011111011. 
Resposta Correta: 
011111011. 
Feedback 
da resposta: 
Resposta correta. A detecção por bit de paridade consiste em 
inserir no final da sequência de bits um bit de verificação. Na 
sequência da informação se a quantidade de bits 1 for ímpar, é 
adicionado o bit 0 após a sequência; em caso contrário, é 
adicionado o bit 1. 
 
 
 Pergunta 2 
1 em 1 pontos 
 
 Existe uma ascensão em relação ao uso de paralelismo nos computadores, 
desde a introdução do pipeline, que representa um pseudoparalelismo, 
seguindo com a incorporação da superescalaridade, pelo paralelismo para 
dentro dos processadores, tudo para ter uma melhora em termos de 
otimização (STALLINGS, W. Arquitetura e Organização de 
Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Considerando a tendência de sair do limite de uso do paralelismo em nível 
de instrução, o uso a nível de threads e de núcleos, avalie as afirmações a 
seguir. 
 
I. com o nível de threads, o processador tem condições de 
escalonar threads na ocorrência de conflitos no pipeline. 
II. um escalonamento em nível de hardware, torna-se muito menos 
eficiente, se compararmos com o escalonamento realizado pelo sistema 
operacional. 
III. o paralelismo em nível de núcleos, incorpora a ideia das máquinas 
multiprocessadores, sendo cada núcleo independente. 
IV. o uso de processadores vetoriais consiste em um modelo com 
execução em série, dotado de pipeline, do tipo SIMD. 
V. quando não se limita às abstrações arquiteturais, existe o paralelismo 
em nível de aplicações, por exemplo, o paralelismo em nível de dados. 
 
Agora, assinale a alternativa com os itens corretos das tendências em nível 
de paralelismo. 
 
Resposta Selecionada: 
I, III e V. 
Resposta Correta: 
I, III e V. 
Feedback da 
resposta: 
Resposta correta. Em aplicações de novas tendências, as 
escolhas decorrem em serem utilizadas quando são menos 
complexas e mais rápidas. 
 
 
 Pergunta 3 
1 em 1 pontos 
 
 RISC é um tipo de máquina que tem como principal característica em sua 
implementação o fato de possuírem instruções reduzidas, que tem como 
significado a instrução ser simples, estar otimizada. Esta característica 
permite menor complexidade em sua implementação do que as máquinas 
CISC (STALLINGS, W. Arquitetura e Organização de Computadores. 8. 
ed. São Paulo: Pearson Prentice Hall, 2010 ). 
Considerando as características básicas de uma instrução reduzida, avalie 
as afirmações a seguir. 
 
I. o tempo de execução de uma instrução corresponde a um ciclo de 
máquina (tempo do acesso e coleta de informações nos registradores, 
executar uma operação e escrever o resultado no banco de registradores. 
II. as operações ocorrem na forma de registrador-registrador, ou seja, 
elas ocorrem de tal maneira que não existem instruções que misturem 
registrador-memória, exceto aquelas de carga e escritas na memória. 
III. os modos de endereçamento utilizados no processo são considerados 
de execução simples, e não tem a possibilidade de possuir, por exemplo, a 
forma de aplicação denominada de endereçamento indireto. 
IV. utilização de formatos simples de instruções é essencial para se ter 
unidades de controle mais simples, com os processos de decodificação e 
busca dos operandos, mais ágil, devido a menor complexidade do hardware. 
V. os modos de dados utilizados no processo são considerados de 
execução complexo, os únicos no sistema, pois a forma de aplicação 
utilizada é denominada de dados de acesso direto. 
 
Agora, assinale a alternativa que apresenta informações corretas quanto as 
características básicas de uma instrução reduzida da arquitetura RISC. 
 
Resposta Selecionada: 
I, II, III e IV. 
 
 
 
Resposta Correta: 
I, II, III e IV. 
 
 
 
 
Feedback da 
resposta: 
Resposta correta. Em uma instrução tudo diz respeito a uma 
ação que precisa ser feita. Assim não existe nada sobre a 
parte de dados em uma instrução reduzida. 
 
 Pergunta 4 
1 em 1 pontos 
 
 Na arquitetura de computadores, no uso das memórias do tipo RAM, podem 
ser diferenciadas em vários aspectos. Entre eles podem ser relacionados 
quanto à tecnologia de sua fabricação, em conjunto com suas utilidades 
principais. Como exemplo deste tipo de classificação tem o caso das 
memórias denominadas como do tipo dinâmica (DRAM) e as denominadas 
como do tipo estática (SRAM). (STALLINGS, W. Arquitetura e 
Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 
2010). 
Qual assertiva a seguir é correta para a característica da memória do tipo 
DRAM. 
 
Resposta 
Selecionada: 
 
um dos seus componentes eletrônicos, o capacitor, tem a 
capacidade de armazenar energia de forma temporária. 
Resposta 
Correta: 
 
um dos seus componentes eletrônicos, o capacitor, tem a 
capacidade de armazenar energia de forma temporária. 
Feedback da 
resposta: 
Resposta correta. A memória do tipo DRAM guarda informação 
de forma temporária, enquanto tem energia armazenada pelo 
componente eletrônico capacitor, já que o transistor não faz 
isso. 
 
 
 Pergunta 5 
1 em 1 pontos 
 
 Em máquinas escalares, que carregam a possibilidade de executar apenas 
uma instrução por vez, o pipeline pode não ser atendido plenamente, devido 
aos conflitos e dependências ( hazards) de dados, estrutural, ou de controle, 
que faz parte de sua característica como pipeline e que as máquinas 
escalares não possuem(STALLINGS, W. Arquitetura e Organização de 
Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Das alternativas abaixo, assinale a que informa corretamente sobre o 
mecanismo adotado utilizado na técnica denominada execução fora de 
ordem. 
 
Resposta Selecionada: 
ILP – Instruction Level Parallelism. 
Resposta Correta: 
ILP – Instruction Level Parallelism. 
Feedback da 
resposta: 
Resposta correta. O mecanismo de execução fora de ordem é 
associado a questão do paralelismo e ainda na ação de nível 
de instrução. 
 
 
 Pergunta 6 
1 em 1 pontos 
 
 Um módulo de E/S dentro da arquitetura de computadores teve sua 
implementação adotada para garantir a forma de exportar funcionalidades 
que permitam executar o interfaceamento entre a parte externa do sistema 
de hardware, que é o barramento e a parte externa que são os próprios 
dispositivos de E/S, conectados e sob sua responsabilidade (STALLINGS, 
W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: 
Pearson Prentice Hall, 2010). 
Das alternativas abaixo, assinale a que descreve as características sobre a 
forma de manipular os módulos de E/S do tipo DMA. 
 
Resposta 
Selecionada: 
 
a linha de endereço tem uso na transferência, para que o 
sistema de memória saiba a localização de escrita dos 
dados transferidos. 
Resposta 
Correta: 
 
a linha de endereço tem uso na transferência, para que o 
sistema de memória saiba a localização de escrita dos 
dados transferidos. 
Feedback 
da resposta: 
Resposta correta. Cada elemento do módulo de E/S possui sua 
ação de acordo com a sua denominação: portanto dados serve 
tanto para configuração quanto para transferência e os de 
controle servem para gerenciar a ação de interrupção. 
 
 
 Pergunta 7 
1 em 1 pontos 
 
 No modelo RISC tem um conjunto de instruções mais simples. Para que a fabricação deste 
tipode processador fosse idealizada, alguns levantamentos e consultas foram feitos para 
que este conjunto de instruções denominado ISA ( Instruction Set Architecture , - 
Arquitetura de Conjunto de Instruções) fosse projetada” (TANENBAUM, A. S. Organização 
Estruturada de Computadores . 6. ed. São Paulo: Pearson Prentice Hall, 2013). Das 
alternativas abaixo, assinale a que descreve corretamente os levantamentos realizados. 
 
Resposta 
Selecionada: 
 
sequência de execução das instruções: neste tipo de métrica 
que foi levada em consideração a análise da sequência 
permitiu um estudo mais aprofundado da estrutura do 
pipeline. 
Resposta 
Correta: 
 
sequência de execução das instruções: neste tipo de métrica 
que foi levada em consideração a análise da sequência 
permitiu um estudo mais aprofundado da estrutura do 
pipeline. 
Feedback da 
resposta: 
Resposta correta. Cada item utilizado pela ISA está associado 
ao nome que o denomina (frequência de operações e de 
operandos e ainda sobre as instruções). 
 
 
 Pergunta 8 
1 em 1 pontos 
 
 O módulo de E/S tem interface com o barramento e com os dispositivos 
PORQUE 
Verifica se a requisição é ou não direcionada a ele através dos dados que 
são enviados. 
 
Analisando as afirmações acima, conclui-se que: 
 
Resposta Selecionada: 
a primeira afirmação é verdadeira, e a segunda é falsa. 
Resposta Correta: 
a primeira afirmação é verdadeira, e a segunda é falsa. 
Feedback da 
resposta: 
Resposta correta. Como o módulo de E/S serve de ponte entre 
duas partes, é necessário o uso de endereço da informação, 
dentro da requisição e não os dados. 
 
 
 Pergunta 9 
1 em 1 pontos 
 
 Na abordagem de software para otimização do banco de registradores há 
necessidade de uso maior dos registradores usados pelo compilador 
PORQUE 
realizam armazenamento das variáveis que são mais utilizadas. 
 
Analisando as afirmações acima, conclui-se que: 
 
Resposta 
Selecionada: 
 
As duas afirmações são verdadeiras, e a segunda 
justifica a primeira. 
Resposta Correta: 
As duas afirmações são verdadeiras, e a segunda 
justifica a primeira. 
Feedback da 
resposta: 
Resposta correta. O banco de registradores tem maior 
desempenho quando recorre ao reaproveitamento de 
informações que estão armazenadas e assim fornecem mais 
rapidez. 
 
 
 Pergunta 10 
1 em 1 pontos 
 
 Manipular um módulo de E/S através da forma de E/S programada consiste 
em maior consumo computacional 
PORQUE 
Existe um evento que fica no aguardo de espera, sem processamento 
efetivo. 
 
Analisando as afirmações acima, conclui-se que: 
 
Resposta 
Selecionada: 
 
 
As duas afirmações são verdadeiras, e a segunda 
justifica a primeira. 
Resposta Correta: 
As duas afirmações são verdadeiras, e a segunda 
justifica a primeira. 
Feedback da 
resposta: 
Resposta correta. Com o uso da forma de manipulação por 
E/S programada, ocorre um evento de espera (e então o 
consumo de recurso) por algo que pode ou não acontecer.