ANALYSIS OF EMI CHARACTERISTICS OF SWITCHED MODE POWER SUPPLY

Prévia do material em texto

저작자표시-비영리-변경금지 2.0 대한민국 
이용자는 아래의 조건을 따르는 경우에 한하여 자유롭게 
l 이 저작물을 복제, 배포, 전송, 전시, 공연 및 방송할 수 있습니다. 
다음과 같은 조건을 따라야 합니다: 
l 귀하는, 이 저작물의 재이용이나 배포의 경우, 이 저작물에 적용된 이용허락조건
을 명확하게 나타내어야 합니다. 
l 저작권자로부터 별도의 허가를 받으면 이러한 조건들은 적용되지 않습니다. 
저작권법에 따른 이용자의 권리는 위의 내용에 의하여 영향을 받지 않습니다. 
이것은 이용허락규약(Legal Code)을 이해하기 쉽게 요약한 것입니다. 
Disclaimer 
 
 
저작자표시. 귀하는 원저작자를 표시하여야 합니다. 
비영리. 귀하는 이 저작물을 영리 목적으로 이용할 수 없습니다. 
변경금지. 귀하는 이 저작물을 개작, 변형 또는 가공할 수 없습니다. 
http://creativecommons.org/licenses/by-nc-nd/2.0/kr/legalcode
http://creativecommons.org/licenses/by-nc-nd/2.0/kr/
碩士學位 請求論文 
指導敎授 金 素 伶
Switched mode power supply의 EMI 
특성 분석과 switching noise를 줄이기
위한 설계 방법 개발
成均館大學校 一般大學院
半導體디스플레이工學科
申 曉 燮
碩士學位 請求論文 
指導敎授 金 素 伶
Switched mode power supply의 EMI 
특성 분석과 switching noise를 줄이기
위한 설계 방법 개발
Analysis of EMI characteristics of switched mode 
power supply and switching noise reduction methods
成均館大學校 一般大學院
半導體디스플레이工學科
申 曉 燮
碩士學位 請求論文 
指導敎授 金 素 伶
Switched mode power supply의 EMI 
특성 분석과 switching noise를 줄이기
위한 설계 방법 개발
Analysis of EMI characteristics of switched mode 
power supply and switching noise reduction methods
이 論文을 工學 碩士學位請求論文으로 提出합니다.
2017 年 10 月 日
成均館大學校 一般大學院
半導體디스플레이工學科
申 曉 燮
이 論文을 申曉燮의 工學
碩士學位 論文으로 認定함.
2017 年 12 月 日
審査委員長
審査委員 
審査委員 
i
목차
제1장 서론 ..................................................................................................... 1
제2장 관련연구 .............................................................................................. 4
2-1 Switched mode power supply의 EMI source ......................................... 4
2-2 노이즈 aggressor의 EMI 평가 ................................................................. 6
2-3 출력단 리플에 의한 노이즈 감소 방안 ...................................................... 9
2-4 스위칭 노드의 ringing 노이즈 감소 방안 ............................................... 11
제3장 보조 스위치를 사용한 노이즈 저감 구조 ......................................... 16
3-1 기존 연구사례의 단점을 보완한 보조 스위치 구조 고안 ......................... 16
3-2 기존의 보조 스위치 사용 사례와 노이즈 감소 비교 ................................ 18
3-3 보조 스위치 사용 여부에 따른 노이즈 감소 효과 ................................... 22
3-4 수동 snubber 병용 및 보조 스위치 사용에 따른 노이즈 감소 효과 ...... 26
3-5 제안된 구조 사용에 따른 전력 효율 비교 ............................................... 30
3-6 Line impedance stabilization network 모델링을 통한 conducted 노이즈
예측 비교 .......................................................................................................... 31
3-7 보조 스위치 동작 duration에 따른 성능 비교 ........................................ 35
3-8 보조 스위치 동작에 따른 전류 노이즈 비교 ............................................ 41
제4장 결론 ................................................................................................. 44
ii
표목차
표 1. 보조 스위치 동작에 따른 스위칭 노드 전압 overshoot, 감쇄 시상수 및
main 스위치 전류 피크 비교 ........................................................................... 20
표 2. 보조 스위치 pulse duration에 따른 Vovershoot 비교 ............................... 36
그림목차
그림 1. EMC의 개념과 이를 구성하는 EMI/EMS 개념 ..................................... 1
그림 2. Smartphone EMI 및 EMC 성능 테스트 ............................................... 2
그림 3. Power converter의 EMI source 연구 ................................................. 3
그림 4. Buck converter의 power stage 및 스위칭 controller ........................ 5
그림 5. 참고문헌 [3]에 나타난 PCB 모델 및 S parameter 분석 .................... 7
그림 6. Line impedance stabilization network ................................................ 8
그림 7. Buck converter의 출력 전압 .............................................................. 10
그림 8. Buck converter의 스위칭 노드 전압 .................................................. 11
그림 9. Buck converter의 스위칭 loop .......................................................... 12
그림 10. RL snubber를 포함한 Buck converter ............................................ 13
그림 11. RL snubber size에 따른 ringing 노이즈 감소 효과 ......................... 14
그림 12. 보조 스위치 사용한 스위칭 노드 노이즈 억제 구조 ......................... 15
그림 13. 기존 연구의 보조 스위치 적용사례 구현 (상) 및 제안된 보조 스위치 18
그림 14. 일반 converter(좌, conventional), 기존 보조스위치 적용 구조(중, 기존
연구) 및 제안된 구조(우, proposed)간의 ringing 노이즈 비교 ...................... 19
그림 15. 보조 스위치 동작에 따른 ringing 노이즈 피크와 함수 추정 (a) 일반
iii
converter (b) 기존 연구의 보조 스위치 적용 (c) 제안된 보조 스위치 적용 21
그림 16. 제안된 보조 스위치 이용한 스위칭 노드 노이즈 저감 구조 ............. 22
그림 17. PWM control signal(상) 및 보조 스위치 gate 전압 (하) ............... 23
그림 18. 보조 스위치 동작 여부에 따른 스위칭 노드 전압 waveform 및
주파수 domain에서 살펴본 보조 스위치 적용 스위칭 노이즈 ......................... 24
그림 19. 시뮬레이션에 적용한 RC snubber 구조(좌) 및 스위칭 노드 전압
waveform(우) .................................................................................................. 25
그림 20. 주파수 domain에서 살펴본 RC snubber/보조 스위치 적용 스위칭
노이즈 ............................................................................................................... 26
그림 21. 시뮬레이션에 적용한 RL snubber 구조(상) 및 스위칭 노드 전압
waveform(하) .................................................................................................. 27
그림 22. 주파수 domain에서 살펴본 RL snubber/보조 스위치 적용 스위칭
노이즈 ............................................................................................................... 27
그림 23. 보조 스위치, RC/RL snubber 적용에 따른 전력 효율 비교 ............. 29
그림 24. 보조 스위치만 적용한 구조의 CM/DM 노이즈 ................................. 30
그림 25. 보조 스위치 및 RC snubber를 적용한 구조의 CM/DM 
노이즈 ............................................................................................................... 31
그림 26. 보조 스위치 및 RL snubber를 적용한 구조의 CM/DM 
노이즈 ............................................................................................................... 32
그림 27. (a) 3.5ns duration, 보조 스위치만 적용한 스위칭 노드 전압
(b) 3.5ns duration, 보조 스위치 및 RC snubber를 적용한 스위칭 노드 전압
(c) 3.5ns duration, 보조 스위치 및 RL snubber를 적용한 스위칭 노드
전압 .................................................................................................................. 34
그림 28. (a) 10ns duration, 보조 스위치만 적용한 스위칭 노드 전압
iv
(b) 10ns duration, 보조 스위치 및 RC snubber를 적용한 스위칭 노드 전압
(c) 10ns duration, 보조 스위치 및 RL snubber를 적용한 스위칭 노드
전압 .................................................................................................................. 35
그림 29. (a) Duration 차이에 따른 CM 노이즈 검출 결과 (보조 스위치만 적용)
(b) Duration 차이에 따른 CM 노이즈 검출 결과 (보조 스위치 및 RC snubber 
적용)
(c) Duration 차이에 따른 CM 노이즈 검출 결과 (보조 스위치 및 RL snubber 
적용) ................................................................................................................. 37
그림 30. (a) Duration 차이에 따른 DM 노이즈 검출 결과 (보조 스위치만 적용)
(b) Duration 차이에 따른 DM 노이즈 검출 결과 (보조 스위치 및 RC snubber 
적용)
(c) Duration 차이에 따른 DM 노이즈 검출 결과 (보조 스위치 및 RL snubber 
적용) ................................................................................................................. 38
그림 31. Duration variation에 따른 보조 스위치 및 RC snubber 병용 구조의
전력 효율 비교 ................................................................................................. 39
그림 32. 보조 스위치 적용에 따른 current noise 변화 (좌상: 보조 스위치만 적용, 
우상: 보조 스위치+RC snubber 적용, 하: 보조 스위치 + RL snubber 
적용) ................................................................................................................. 41
그림 33. 보조 스위치 동작과 그에 따른 보조 스위치 전류 Iaux (Aux. switch 
current) ........................................................................................................... 42
v
논문요약
Switched mode power supply의 EMI 특성 분석과
스위칭 노이즈를 줄이기 위한 설계 방법 개발
본 논문에서는 switched mode power supply의 스위칭 노이즈의 발생 원인과
종류를 분류하고 노이즈를 줄이기 위한 기존의 해결 방안들을 분석한다. 이를 통해
기존의 연구 가운데 스위칭 노드와 출력 노드간에 보조 스위치를 적용하는 구조를
발전시켜, 스위칭 노드와 vss 노드간에 보조 스위치를 적용하고 정류 구조를
제거한 구조를 제안하고 그 성능을 살펴본다. 보조 스위치의 turn-on duration에
변화를 준 시뮬레이션 결과 작은 pulse width duration을 가져갈 수록 노이즈
감소효과가 전반적으로 감소하였으며 반대로 duration을 크게 가져갈 수록 노이즈
감소효과가 전반적으로 증가하였다. 그에 반해 전력 효율은 반대의 양상을 보여
노이즈 감소 효과와 전력 효율 간의 trade-off가 발생함을 확인하였다. 보조
스위치와 수동 RC/RL snubber를 병용한 경우의 노이즈 성능 또한 연구되었다. 
보조스위치에 RC snubber를 함께 사용할 때 스위칭 노드 전압의 최대
감소효과가 나타났다. Line impedance stabilization network를 활용한 conducted 
noise 검출 결과를 살펴보았을 때도 마찬가지로 차동 노이즈에서 주목할만한
감소를 보였다.
주제어 : Switched mode power supply, EMI, Conducted 노이즈, snubber, 스위칭
ringing 노이즈.
1
제1장 서 론
근래 전자공학 분야를 견인하는 두 산업이 있다. 하나는 애플 사를 필두로
전개된 스마트기기 산업이며 다른 하나는 테슬라 사가 주도하는 전기차 산업이다. 
얼핏 크기와 동작 조건 면에서 서로 너무나도 다른 규모의 device를 다루기
때문에 상이하게 느껴질 수 있으나 두 산업은 첫째로 안정적인 전압 공급을 필요로
한다는 점에서 power management system의 비중이 높고, EMC 이슈에
민감하다는 공통점이 있다. 때문에 고성능을 유지하면서 향상된 노이즈 특성을
보이는 전력 컨버터의 중요성이 커지고 있다.
그림 1. EMC의 개념과 이를 구성하는 EMI/EMS 개념
2
그림 2. Smartphone EMI 및 EMC 성능 테스트
Switched mode power supply(SMPS)는 8~90% 이상의 높은 전력 효율로
인해 많은 회로에서 사용되는 DC-DC volatage converter이다. 기존의 SMPS 
연구는 주로 얼마나 높은 전력 효율을 얻어내면서 일정한 line regulation과 load 
regulation을 가져가는가와 같은 전력전자적 측면에서의 성능을 확보하는데
집중되었다. 그러나 최근의 회로의 고속화, 저전력화로 인해 과거에 크게 신경 쓰지
않았던 노이즈 간섭의 영향이 부상하게 된다. 따라서 power management 
system에서도 electromagnetic interference(EMI)와 electromagnetic 
susceptibility(EMS)의 성능을 분석하고, 문제점에 대한 해결책을 제시할 필요가
있다.
SMPS에서 노이즈를 야기하는 주된 원인으로는 출력 노드의 ripple로 인한
스위칭 fundamental 주파수 노이즈와 스위칭 노드에서 기생성분에 의해 발생하는
스위칭 ringing 노이즈를 꼽을 수 있다. 전자를 줄이기 위한 노력으로는 기존의
단일 주파수에서 스위칭 동작이 이루어지는 구조를 수정하여 무작위로 선별된
주파수 대역에서 스위칭 동작이 이루어지는 주파수 hopping을 들 수 있다. 이
방법을 적용한 사례들을 살펴보면 일반적으로 수 백 kHz에서 수 MHz에 해당하는
SMPS 스위칭 주파수에서 발생하는 노이즈를 효과적으로 줄이는 것을 확인할 수
있다.
3
그림 3. Power converter의 EMI source 연구
후자의 경우는 수백 MHz 이상의 고주파수 노이즈를 야기하는데, 이를 줄이기
위한 노력으로는 수동 snubber를 사용한 사례가 있다. 이러한 접근방법은 스위치
on/off시 발생하는 ringing을 감소시키기에 효과적이지만 근본적으로 스위치 on/off 
시점에서 발생하는 전압 overshoot을 감소시킬 수는 없다는 한계점이 있다. 
이러한 문제점을 해결하기 위한 gate driver 설계, 보조 스위치 사용과 같은
기법들이 제안되었다. 본 논문에서는 이전에 보조 스위치를 사용한 사례를
발전시켜, 더욱 효과적인 스위칭 노이즈 감소 방안을 제시한다.
4
제2장 관련연구
2-1 Switched mode power supply의 EMI source
SMPS는 동작 원리 및 그에 따른 승/강압 여부에 따라 크게 buck converter, 
boost converter, buck-boost converter로 분류할 수 있다. 세 구조는 공통적으로
main 스위치, RLC, controller를 포함하고 있는데, main 스위치와 RLC를 포함한
path는 실제 전압 변화가 일어나는 높은 에너지를 다루기 때문에 power stage라
분류하며 주로 SMPS 연구에서는 converter를 power stage, 스위칭 controller의
두 부분으로 분류하여 생각한다. 전형적인 buck converter의 구조가 [그림 4]에
나타나있다.
SMPS는 비교적 높은 전류가 흐르는 power stage에서 지속적인 스위칭 동작이
나타나기 때문에 다른 회로 block에 대한 노이즈 aggressor로 작동한다. Power 
stage의 스위칭 동작이 시스템 전체의 EMI의 주 원인이므로 문제가 되는 노드
또한 power stage에 위치하게 된다. 실제로 노이즈가 발생하는 노드는 [그림
4]에서 Vout에 해당하는 출력 노드와 Vsw에 해당하는 스위칭 노드가 있다.
이상적인 DC-DC converter는 DC 입력에 대하여 값만 다른 DC 출력을
내보낸다. 그러나 SMPS는 동작 원리상 스위칭 동작이 포함되어 있으며 완벽한
DC 출력을 내보낼 수 없고 이상적인 출력에 비해 노이즈가 섞이게 된다. 출력
노드의 경우 스위칭 주파수에 따라 인덕터 전류가 다른 방향으로 흐르며 이 때문에
스위칭 주파수에 해당하는 노이즈가 발생하게 된다. [1]
스위칭 노드 역시 스위칭 동작으로 인한 노이즈가 발생한다. 그러나 스위칭
5
노드의 경우 출력 노드에서 나타나는 노이즈와 달리 스위칭 주파수 이상의
대역에서도 노이즈가 발생한다. 이 노드에서 추가적으로 발생하는 노이즈는 스위치
on-off로 인한 큰 dv/dt에 의해 발생하는 노이즈와 reverse recovery로 인한
전류 피크에 의해 발생하는 노이즈를 들 수 있다. SMPS system은 이와 같이 넓은
대역에서 다양한 원인에 의해 노이즈를 유발하는 block으로서 system의 심각한
노이즈 aggressor로 동작한다.
그림 4. Buck converter의 power stage 및 스위칭 controller
6
2-2 노이즈 aggressor의 EMI 평가
EMI는 크게 방사의 형태로 무선 간섭을 일으키는 radiated EMI와 전도의
형태로 유선 간섭을 일으키는 conducted EMI로 분류된다. radiated EMI의 경우
노이즈 source와의 거리에 따라 far field와 near field로 구분되는데, far field 
노이즈 검출 시 노이즈 source와 scanner를 1m, 3m, 10m 등의 거리에 위치시킨
후 검출되는 노이즈를 관찰한다. near field 노이즈의 검출시는 노이즈 source로
의심되는 point 수mm~수cm 위에 near field scanner를 위치시켜 더욱 근거리에서
E/H field를 측정하게 된다. [2]
Converter의 노이즈 문제를 설계 단계에서 분석하는 과정에서 package 혹은
PCB 규모의 영향을 고려한다거나, 그 규모에서 설계 방안을 적용하여 해결법을
찾으려 할 경우 SIwave나 HFSS같은 2.5D, full 3D simulator를 활용할 수 있다. 
이 툴들은 package, PCB structure simulation이 용이하다는 장점 외에도 주파수
대역별 SYZ parameter 분석, E/H-field 분석 등으로 EMI 연구에 유리한
기능들을 포함하고 있어 많은 도움이 될 수 있다. 실제로 SI/PI 영역에서 이 툴을
이용하여 package상의 특정 디커플링 커패시터의 유무에 따른 S-parameter 추이
및 이에 따른 EMI 분석이 가능하며 이를 활용한 연구가 이루어졌다. [3]
7
그림 5. 참고문헌 [3]에 나타난 PCB 모델 및 S parameter 분석
Conducted EMI 검출 시에는 단자에서의 impedance를 안정시킬 필요가 있다. 
이를 위해 추가되는 회로가 line impedance stabilization network (LISN)이다. 
LISN의 구성은 [그림 6]과 같다. DC 조건에서 DUT에서 바라본 impedance는
0로서 이상적인 전원과 동일하며 고 주파수에서는 DUT에서 바라본 impedance가
50Ω으로 안정화 되어 표준 조건에서 conducted 노이즈를 체크할 수 있다. DUT의
입력 양단에는 각기 V+와 V- 전압이 들어가게 된다. [그림 6]에 표시된 ground는
실제로 외부 접지나 디바이스의 metal case 등에 해당하게 된다. LISN 단자
저항에 해당하는 50Ω 저항 양단의 전압을 통해 conducted 노이즈 전압을 확인할
수 있으며 DUT의 EMI 검출을 위해 [그림 6]과 같이 구성하였을 경우 공통
노이즈 전압 VCM과 차동 전압 VDM은 각각 식 (1)과 같이 구해진다. [4] [5]
8
��� =
�����
�
, ��� =
�����
�
(1)
그림 6. Line impedance stabilization network
9
2-3 출력단 리플에 의한 노이즈 감소 방안
이상적인 DC-DC converter의 출력은 당연히 DC 전압이나 SMPS의 경우 DC 
전압에 추가적인 노이즈가 발생하게 된다. SMPS의 경우 스위치의 on-off에 따라
삼각 형태의 인덕터 전류가 형성되며, 출력단 R/C에 의해 감쇄된 파형이 출력
전압으로 나타나게 된다. 그 결과 SMPS의 출력 파형은 ripple의 형태를 띄게 된다. 
Buck converter의 일반적인 출력 파형이 [그림 7]에 나타나있다.
충분히 큰 값의 출력 커패시터를 사용한다면 출력단 리플의 값을 줄일 수 있다. 
스위치 동작 시 듀티 값을 D, 출력 메인 인덕턴스를 L, 커패시턴스를 C, 스위칭
주파수를 f라고 할 시 출력에서 나타나는 출력단 리플의 값은 다음 식과 같다. [6]
∆�� =
���
�����
�� (2)
따라서 매우 큰 값의 capacitor를 가져간다면 출력단 리플 노이즈는 무시할
만큼 작아진다. 그러나 실제 시스템 설계에서 capacitor의 크기를 결정하는 데는
한계가 있으며 이에 따라 출력단 리플은 대부분의 경우 일정한 크기를 갖게 된다. 
또한 ripple의 주파수는 스위칭 주파수와 동일하며, 따라서 이러한 종류의 노이즈는
스위칭 주파수 및 그 harmonics 대역에서 주로 나타난다.
출력단 리플 노이즈를 효과적으로 줄이기 위한 방안으로 frequency hopping 
technique가 존재한다. [7] 전통적인 구조에서 SMPS의 PWM signal을 생성하는
톱니파 생성기가 단일한 주파수의 톱니파를 생성하는데 반해, frequency hopping 
technique에선 톱니파 생성기의 주파수가 일정 간격으로 무작위로 바뀌게 된다. 
1개의 스위칭 주파수가 2개의 spur 주파수로 나뉘었다고 가정할 시, 각각의 spur 
주파수는 단일 스위칭 주파수의 에너지를 나누어 갖게 되므로 값이 작아진다. 
이론상 그 값은 절반이 되어야 하므로 스펙트럼 상에서 각 주파수가 지니는 노이즈
10
피크값은 6dB정도 작아지게 된다. 이러한 방식의 노이즈 감소 설계 방안을
frequency hopping technique, 혹은 spur 방식이라고 하며, 이 방법을 적용하고
이슈들을 해결한 다양한 논문들이 있다. [1][8]
그림 7. Buck converter의 출력 전압
192 192.5 193 193.5 194
2.44
2.46
2.48
2.5
Time (ms)
V
o
u
t 
(V
)
11
2-4 스위칭 노드의 ringing 노이즈 감소 방안
이상적인 SMPS의 스위칭 노드의 전압은 high switch가 켜질 시 입력 전압과
같고 low switch가 켜질 시 ground 전압과 같다. 그러나 스위치의 기생 저항에
의해 실제로는 그 값에 다소 못 미치는 값을 보이게 된다. 그러나 가장 큰 문제는
높은 전압/전류 변화가 기생 L/C 성분에 의해 저감쇠 진동으로 나타나는 스위칭
ringing 노이즈다. 일반적인 스위칭 노드에서 나타나는 ringing 노이즈의 파형이
[그림 8]에 나타나있다.
이 ringing 노이즈의 문제는 2.2에 나타난 스위칭 주파수 및 그 harmonics 
대역의 주파수보다 훨씬 고주파수 영역에서 이슈가 된다는 점이다. 1MHz의 스위칭
주파수에 의해 발생한 노이즈는 전도 및 방사로 다른 signal path에 영향을
주더라도 1~10MHz 대역에 영향을 미치게 되나 ringing 노이즈의 영향은 수백
MHz에 달한다. 특히 고속 신호를 주고받는 signal path의 경우
그림 8. Buck converter의 스위칭 노드 전압
198 198.2 198.4 198.6 198.8 199
-2
0
2
4
6
8
Time (ms)
V
s
w
 (
V
)
12
전자보다 후자가 더욱 치명적인 문제를 야기할 수 있다.
Ringing 노이즈의 주파수를 결정하는 요인은 스위칭 loop를 구성하는 기생
인덕턴스와 커패시턴스이다. [그림 9]에 화살표로 나타난 메쉬가 스위칭 loop에
해당하며 붉은색으로 표시된 소자가 기생성분을 나타내고 있다. 기생 인덕턴스
Lloop는 패키지의 핀 인덕턴스, 와이어 인덕턴스와 같이 메쉬상의 전류 패스에서
나타날 수 있는 모든 성분을 포함한다. 기생 커패시턴스 Coss는 스위치 중 꺼진
스위치의 기생 커패시턴스를 모두 포함하며, MOSFET 모델에서 Cgd, Cds, Cdb를
모두 더한 값에 해당한다. 기존 연구에 따르면 스위칭 loop에서 나타난 ringing 
노이즈의 주파수는 다음 식과 같다. [9]
� =
�
������������
(3)
그림 9. Buck converter의 스위칭 loop
13
이 ringing 노이즈를 억제하기 위한 방안 중 하나로 snubber를 사용하는
방법이 있다. [9][10] Snubber는 RL, 혹은 RC circuit을 스위칭 loop 내에
배치하여 ringing 노이즈의 damping을 유도하는 회로이다. Snubber 적용을 예시로
든 회로도가 [그림 10]에 나타나있다. RL snubber의 경우 DC 전류는 인덕터를
통해 쉽게 빠지나 ringing 노이즈의 경우 RL snubber를 구성하는 저항에 의해
damping이 일어나게 된다. 이 damping 저항이 클 경우 더욱 효과적인 노이즈
감소가 가능하나, 최적화를 위해 그만큼 큰 값의 인덕터를 요구한다는 부작용이
있으며, 이는 시스템의 공간 활용에 불리하게 작용하게 된다. RC snubber를 사용할
경우는 커패시터가 인덕터에 비해 on-chip에서 구현하기 수월하기 때문에 디자인
및 제작 시 훨씬 수월하다는 장점이 있다.
RL snubber를 활용한 ringing 노이즈 감소를 보여주는 회로 시뮬레이션 결과가
[그림 11]에 나타나있다. RL snubber를 사용하지 않았을 때 나타난 ringing 
노이즈와 비교해보면, snubber를 사용할 시 damping에 의해 이후 노이즈가 크게
감소하고 있음을 확인할 수 있다. 그러나 snubber의 활용에는 단점이 존재한다. 
그것은 snubber의 원리가 노이즈의 damping을 유도하는 방식이기 때문에 처음에
스위치가 켜질 시 발생하는 전압 overshoot을 억제하는 목적에선 효과적이지
못하다는 점이다. 실제로 [그림 11]의 파형을 보면 전압 overshoot이 snubber를
사용하지 않은 구조, 사용한 구조에 대해서 모두 동일한 값을 나타냄을 알 수 있다. 
따라서 아무리 최적화된 snubber를 사용하더라도 이 최초의 overshoot에 의해
발생하는 노이즈는 효과적인 감소를 기대할 수 없다.
14
그림 10. RL/RC snubber를 포함한 buck converter
그림 11. RL snubber size에 따른 ringing 노이즈 감소 효과
70.3 70.35 70.4
0
2
4
6
8
Time (ms)
V
s
w
 (
V
)
No snubber
2nH
4nH
10nH
15
스위칭 노드의
��
��
및
��
��
를 감소시켜 근본적으로 overshoot을 감소시키기 위한
방안 또한 존재한다. MOSFET은 내부 다이오드 구조 때문에 off시 순간적인
reverse recovery전류가 흐르게 된다. [11] 이 순간적인 전류를 억제하면 스위칭
노드에서의 전압 overshoot 및 노이즈가 감소된 사례들이 있는데, reverse 
recovery 전류에 의한 영향을 억제하고 overshoot을 근본적으로 줄이려는
시도로는 gate driver 설계 기법을 새롭게 적용한 사례, [12] 보조 스위치를
사용해 soft switching system을 구현하는 사례 [13] [그림12] 등이 있다. 본
논문에서는 참고문헌으로 제시된 보조 스위치 기법과 다른 구조의 보조 스위치를
사용하는 노이즈 저감 구조를 제안하고자 한다.
그림 12. 보조 스위치 사용한 스위칭 노드 노이즈 억제 구조 [12]
16
제3장 보조 스위치를 사용한 노이즈 저감 구조
3-1 기존 연구사례의 단점을 보완한 보조 스위치 구조 고안
이전에 제시된 구조에선 보조 스위치가 스위칭 노드와 buck converter의 출력
(boost 구조일 시 입력) 사이에 위치해있다. 이 보조 스위치는 고 효율 converting 
동작을 위한 zero-volt switching(ZVS) 동작이 일어날 때 아주 짧은 시간 동안
켜져 스위칭 노드와 출력 노드가 서로 일시적 short가 되도록 하며, ZVS 동작 시
reverse recovery에 의해 나타날 스위칭 노드 전압 overshoot이 억제되도록 하는
방식이다. 그러나 이 방식은 보조 스위치가 켜져 있는 동안 스위칭 노드 전압이
low=>high의 상태를 모두 포함하고 있기 때문에 일시적으로 스위칭 노드 전압이
출력 전압보다 작을 수도 있고 클 수도 있다는 문제가 있다. 따라서 이전에 제시된
구조에서는 보조 스위치와 나란히 다이오드 하나가 반드시 들어가 정류작용을
수행할 필요가 있다. 추가적인 다이오드는 단순히 스위치를 하나 사용할 때보다
높은 impedance를 의미하기 때문에 발생한 reverse recovery 전류를 효과적으로
흘려주기 어려울 수가 있으며, 동일한 reverse recovery 전류를 흘려주더라도 더
큰 power loss가 발생할 가능성이 있다.
따라서 본 연구에서는 보조 스위치를 사용하여 스위칭 노드의 overshoot을
근본적으로 줄이는 방식은 참고하되 새로운 방식으로 배치하여 이러한 문제를
해결하고자 한다. 이번에 제안하고자 하는 구조는 [그림 13]과 같다. 이전
구조에서 main 인덕터와 parallel하게 보조 스위치를 배치한 것과 달리 이
구조에서는 스위칭 노드와 ground 사이에 보조 스위치를 배치한다. 이전에 제시된
구조와 달리 스위칭 노드 전압은 항상 ground보다 높거나 같으므로 전류의 역류를
17
걱정할 필요가 없으며, 추가 다이오드를 필요로 하지 않는다. Power stage의
일부를 on-chip 구현한다면 높은 에너지를 안정적으로 공급해야 하므로 space의
손해를 어느 정도 감수하고 설계를 진행하게 되는데, 여기에 포함될 소자 하나가
줄어든다는 것은 공간 활용에 있어 상당한 이득을 가져다 줄 수 있다. 고안
단계에서 power stage만을 포함한 schematic simulation 상으로는 이러한 보조
스위치의 사용이 스위칭 노드 노이즈를 어느 정도 감소시키는 것으로 나타났다.
18
3-2 기존의 보조 스위치 사용 사례와 노이즈 감소 비교
그림 13. 기존 연구의 보조 스위치 적용사례 구현 (상) 및 제안된 보조 스위치
제안된 구조와 기존의 연구된 구조와의 노이즈 감소 성능을 비교하기 위해 기존
연구를 참고하여 [그림 13]과 같은 시뮬레이션 세팅이 이루어졌다. 본 성능 비교는
19
buck converter 조건에서 이루어지므로 기존 연구의 구조에서 buck 모드에서
동작할 때 사용되는 스위치와 소자를 main 인덕터와 평행하게 모델링하였다. 새로
제안되는 구조는 기존 논문과 동일한 스위치를 가져와서 low 스위치와 평행하게
배치하였다.
시뮬레이션 모델의 VSW는 0V에서 5V 사이에서 스윙하는 시그널이다. 
이상적으로는 사각파가 기대되므로 스위칭시 이를 초과해서 발생하는 피크값에
대해 VSW overshoot을 정의한다.
���������� = ����� − ������ (4)
또한 스위칭 동작이 발생하는 순간에 높은 값의 전류 피크가 발생하므로, 
노이즈의 원인이 될 수 있는 이 전류 피크 또한 살펴본다. 각각의 구조를 동작시킬
때 발생하는 노이즈를 시뮬레이션 해보면 [그림 14], [표 1]의 결과와 같다.
그림 14. 일반 converter (conventional), 기존 보조스위치 적용 구조 (reference) 및 제안
된 구조 (proposed)간의 ringing 노이즈 비교
199.6 199.65 199.7 199.75 199.8
0
2
4
6
8
10
Time (ms)
V
s
w
 (
V
)
Conventional
Reference
Proposed
20
스위칭 피크 전압만으로는 ringing 노이즈의 저감 성능을 온전히 판단하기
어려우므로 ringing 노이즈를 저감쇠 진동으로 보고 이때의 감쇄 시상수를
추정하였다. 감쇄 시상수 τ에 대해 감쇄중인 신호의 함수는 다음과 같다.
�(�) = V�e
�
�
�(Acosωt + Bsinωt) (5)
이때 스위칭 ringing 노이즈의 피크에 해당하는 V�e
�
�
� 항에서 시상수 τ가
작을수록 ringing noise가 더 빠르게 억제되었다고 볼 수 있다. 따라서 앞서 각
구조를 적용한 후 살펴본 ringing 노이즈의 피크를 따라 함수를 추정하고 감쇄
시상수를 비교하였다.
표 1. 보조 스위치 동작에 따른 스위칭 노드 전압 overshoot, 감쇄 시상수 및
main 스위치 전류 피크 비교
일반 구조 기존 연구 제안된 구조
Vsw overshoot(V) 2.48 2.38 1.63
감쇄 시상수 τ 2.08×10-3 1.92×10-3 1.54×10-3
21
그림 15. 보조 스위치 동작에 따른 ringing 노이즈 피크와 함수 추정
시뮬레이션 상에서 기존 구조와 제안된 구조의 VSW 피크 감소효과는 비슷하게
나타났다. 그러나 ringing 노이즈의 감쇄 시상수와 high switch의 전류 피크로
살펴본 전류 노이즈의 감소 효과를 볼 때 제안된 구조가 이전의 구조에 비해
향상된 것으로 나타났다. 본 시뮬레이션 조건에서는 controller를 따로 디자인 하지
않고 임의의 PWM 신호로 각 스위치를 조절하였을 때 나타나는 노이즈 성능을
살펴보았는데, 기존 구조에 비해 장점이 드러난 만큼 다음 단계에서는 실제
controller를 포함한 시뮬레이션 환경을 디자인하여 진행하였다.
22
3-3 보조 스위치 사용 여부에 따른 노이즈 감소 효과
그림 16. 제안된 보조 스위치 이용한 스위칭 노드 노이즈 저감 구조
(상: RC snubber 병용, 하: RL snubber 병용)
실제 SMPS에서 제안된 구조의 실효성을 보기 위해 [그림 16]와 같은 구조의
buck converter 시뮬레이션 환경을 세팅하였다. 본래 고 성능의 PMIC에 포함되는
SMPS를 디자인 할 때는 고효율 스위칭 동작 및 전류 drive에 특화된 power 
MOSFET 공정을 사용하나, 본 연구에서 활용한 IDEC MPW 공정에서 이 power 
MOSFET 소자를 제공하지 않아 불가피하게 일반 MOSFET을 사용하였다. 
Converter 효율을 확보하기 위해 상당히 큰 size의 MOSFET을 사용하였는데, 
high switch는 180nm/10mm PMOS 소자를 사용하였고 low switch는
23
450nm/5mm NMOS 소자를 사용하였다. 보조 스위치는 더 작은 size의
900nm/875um NMOS를 사용하였다. High switch와 low switch는 각각
controller의 comparator 출력에 해당하는 PWM control signal을 통해 제어된다. 
보조 스위치의 동작은 PWM control signal을 입력으로 받아 high switch on-low 
switch off와 동일한 순간에 작동하지만 노이즈를 억제하는 동안만 일시적으로
켜지도록 delay generator를 통해 조절한다. 이때의 보조 스위치 컨트롤러 및
gate의 동작 파형이 [그림 17]과 같이 나타나있다.
그림 17. 보조 스위치 컨트롤러 (상), PWM control signal 및 보조 스위치 gate 전압 (하)
이상적인 조건에서는 스위칭 노드의 파형이 사각파의 형태를 띄게 된다. 그러나
기생성분의 존재로 완전한 형태의 사각파가 나올 수는 없는데, 특히 스위칭
노이즈에 기여하는 기생성분으로 2-4에서 언급한 스위칭 loop의
55.1 55.15 55.2
-2
0
2
P
W
M
 (
V
)
55.1 55.15 55.2
-10
0
10
Time (ms)
A
u
x
. 
s
ig
n
a
l 
(V
) Duration
24
인덕턴스/커패시턴스 기생성분을 꼽을 수 있다. 이때 loop 커패시턴스는 low 
switch의 출력 커패시턴스로 모델링이 되나 [9] 회로 시뮬레이션 분석 시 대부분
자동으로 기생 인덕턴스가 포함되지 않아 이를 적절하게 모델링 해줄 필요가 있다. 
집적회로 내부에서는 스위칭 노이즈에 영향을 줄 정도로 큰 값의 기생 인덕턴스가
발생하기 어려우므로 본 연구에서는 IDEC에서 제공하는 MPW chip의
package에서 발생하는 인덕턴스가 주요 기생 성분이라고 가정하고 등가
inductance를 모델링 하였다. [14].
본 시뮬레이션 환경에서는 보조 스위치 signal의 pulse duration 6.5ns로
유지하였다. 즉 high switch가 turn-on 단계로 들어서는 순간 6.5ns간 일시적으로
보조 스위치가 작동하여 전압 overshoot을 억제하게 된다. 보조 스위치 동작에
따른 노이즈 감소 성능이 다음 [그림 18]에 나타나있다.
그림 18. 보조 스위치 동작 여부에 따른 스위칭 노드 전압 waveform 및
주파수 domain에서 살펴본 보조 스위치 적용 스위칭 노이즈
50μs 전까지는 보조 스위치가 동작하지 않고 이후에 보조 스위치의 동작이
활성화된다. 보조 스위치 동작 전후의 스위칭 노드 전압 overshoot을 비교해본
결과 0.33V의 피크 감소효과를 보였다. 연구된 SMPS의 전압 피크 및 ringing 
50 50.1 50.2 50.3 50.4 50.5
0
2
4
6
8
Time (ms)
V
s
w
 (
V
)
w aux.: 6.30V
w.o aux.: 6.63V
10
-1
10
0
-120
-100
-80
-60
-40
-20
0
Frequency (GHz)
V
S
W
 (
d
B
m
V
)
Conventional
/w aux. sw.
25
노이즈의 swing 주파수는 약 500MHz로 그 주변의 노이즈에 영향을 미친다. 
실제로 푸리에 분석을 통해 스위칭 노드 전압을 주파수 대역에서 살펴 본 결과
해당 대역에서 노이즈 감소 효과가 나타난 것을 확인 할 수 있었다.
26
3-4 수동 snubber 병용 및 보조 스위치 사용에 따른 노이즈
감소 효과
본 연구에서 제안된 보조 스위치 구조의 효과를 더욱 극대화 하기 위해 기존에
주로 사용되던 수동 snubber를 병용하여 사용하였을 때 나타나는 노이즈 감소
효과를 살펴보았다. 제 2장에서 살펴본 바와 같이 수동 snubber는 크게 RC 
snubber와 RL snubber로 분류되는데, 본 연구에서는 각각의 snubber를
병용하였을 시 노이즈 감소에 관한 성능을 비교하였다.
그림 19. 시뮬레이션에 적용한 RC snubber 구조(좌) 및 스위칭 노드 전압 waveform(우)
50.25 50.3 50.35 50.4 50.45 50.5
0
2
4
6
8
Time (ms)
V
s
w
 (
V
)
5.45V
27
그림 20. 주파수 domain에서 살펴본 RC snubber/보조 스위치 적용 스위칭 노이즈
보조 스위치 동작 전후에서도 스위칭 overshoot의 감소가 나타났으며, 특히
5.45V의 overshoot을 나타내며 이전의 6.3V에 비해 상당히 감소된 것을 보였다. 
이상적인 VSW가 5V 범위의 사각파이므로 사실상 이상적인 값에 비해 피크가
0.4V밖에 발생하지 않았다고 볼 수 있다. 마찬가지로 주파수 대역에서 VSW를
비교하였을 때 전반적인 영역에서의 노이즈 감소 효과가 나타났으며, 특히 ringing 
노이즈 영역인 500MHz 주변의 노이즈가 가장 크게 감소했으며, 최대 10dB의
감소량을 보였다.
10
-1
10
0
0
50
100
150
Frequency (GHz)
V
S
W
 (
d
B
m
V
)
Conventional
/w aux. sw. + RC snub.
28
그림 21. 시뮬레이션에 적용한 RL snubber 구조(상) 및 스위칭 노드 전압 waveform(하)
그림 22. 주파수 domain에서 살펴본 RL snubber/보조 스위치 적용 스위칭 노이즈
50.25 50.3 50.35 50.4 50.45 50.5
0
2
4
6
8
Time (ms)
V
s
w
 (
V
)
6.38V
10
-1
10
0
0
20
40
60
80
100
120
Frequency (GHz)
V
S
W
 (
V
)
Conventional
/w aux. sw. + RL snub.
29
RL snubber를 적용한 경우에서는 오히려 보조 스위치 작동 전후에 대하여 작동
후의 overshoot이 증가하는 양상을 보였다. 아무것도 적용하지 않은 conventional 
데이터와 비교하였을 때 감소하긴 하였으나 0.25V가량의 감소로 나타나 뚜렷하게
효과를 보이지는 않았다. 주파수 영역에서 살펴보았을 때도 부분적으로나 200MHz 
부근 대역에서 약간의 감소량을 보였으나 뚜렷한 향상을 보이지는 않았다.
Snubber 적용에 따른 스위칭 노드 전압을 비교해 본 결과를 종합해보면 RC 
snubber와 보조 스위치를 병용하였을 때 가장 큰 스위칭 노이즈 감소 효과를
보였다. RL snubber와 보조 스위치를 병용한 경우는 아무것도 사용하지 않은
경우와 비교해 스위칭 노이즈가 감소되었으나 RC snubber의 사례만큼 뚜렷한
결과를 보이지는 않았다.
30
3-5 제안된 구조 사용에 따른 전력 효율 비교
그림 23. 보조 스위치, RC/RL snubber 적용에 따른 전력 효율 비교
지금까지 보조 스위치를 적용함으로써 얻을 수 있는 노이즈 감소 효과에 대해
살펴보았으나 보조 스위치 사용시 high switch와의 일시적인 shoot through가
발생하게 된다. 이는 전력 효율 감소라는 side effect를 야기하므로 이에 대한
분석이 필요하다. [그림 23]은 load 조건에 따른 전력 효율과 보조 스위치, RC/RL 
snubber 적용에 따른 전력 효율의 차이를 비교한 그래프이다.
본 연구에 적용한 converter는 3Ω의 load 조건에서 시뮬레이션 하였을 때
최대 효율인 78.1%를 보였다. 또한 8Ω 이내의 load 조건에서 70% 이상의
효율을 보이는 것으로 나타났다. 앞서 가장 높은 전압 overshoot 감소 효과를
보인 보조 스위치와 RC snubber를 병용한 경우는 최고 효율이 74.7%로 4% 가량
효율이 감소한 결과를 보였다. 반면에 보조 스위치만 사용한 경우, RL snubber를
병용한 경우는 그 중간의 효율을 보여 노이즈 감소 효과와 converter의 전력 효율
간에 trade-off가 발생하는 것으로 나타났다.
0 2 4 6 8 10
50
60
70
80
Load (W)
E
ff
ic
ie
n
c
y
 (
%
)
Conventional
/w aux. sw.
/w aux. sw. + RC snub.
/w aux. sw. + RL snub.
31
3-6 Line impedance stabilization network 모델링을 통한
conducted 노이즈 예측 비교
Conducted 노이즈를 측정할땐 제 2장에서 언급한 바와 같이 line impedance 
stabilization network(LISN)를 구성하여 원하는 주파수 대역에서의 임피던스를
50Ω으로 안정화 한 뒤 LISN 회로의 저항에서 검출되는 노이즈를 통해
공통(common mode: CM) 노이즈와 차동(differential mode: DM) 노이즈를
판단한다. 본 연구에서 역시 converter의 line (전원의 입력, load와 대비되는
개념)에 LISN 회로를 구성하여 CM 노이즈와 DM 노이즈를 각각 검출하고
비교하였다.
그림 24. 보조 스위치만 적용한 구조의 CM/DM 노이즈
보조 스위치만 적용한 경우 CM 노이즈를 검출 한 결과 일부 노이즈 피크값이
억제된 구간이 있었으나 그 정도가 매우 작아 뚜렷하게 특정 구간에서 효과적으로
10
-1
10
0
-60
-40
-20
0
20
40
Frequency (GHz)
C
M
 n
o
is
e
 (
d
B m
V
)
Conventional
/w aux. sw.
10
-1
10
0
-80
-60
-40
-20
0
20
Frequency (GHz)
D
M
 n
o
is
e
 (
d
B
m
V
)
Conventional
/w aux. sw.
32
노이즈가 감소되었다고 결론짓기는 어려웠다. 반면에 DM 노이즈를 검출 한 결과는
500MHz 이상의 대역에서 효과적으로 DM 노이즈가 감소되는 양상을 보였으며, 
500MHz 부근에서 약 10dB 감소 및 고 주파수 영역에서 20dB에 달하는 노이즈
감소 효과를 보였다.
그림 25. 보조 스위치 및 RC snubber를 적용한 구조의 CM/DM 노이즈
보조 스위치 및 RC snubber를 적용한 경우 역시 CM 노이즈에서는 뚜렷한 감소
효과를 보이지 않았다. DM 노이즈를 검출한 결과를 비교하였을 때는 500MHz 
10
-1
10
0
-60
-40
-20
0
20
40
Frequency (GHz)
C
M
 n
o
is
e
 (
d
B
\u
V
)
Conventional
/w aux. sw. + RC snub.
10
-1
10
0
-80
-60
-40
-20
0
20
Frequency (GHz)
D
M
 n
o
is
e
 (
d
B
m
V
)
Conventional
/w aux. sw. + RC snub.
33
이상의 영역에서 약 10dB의 노이즈 감소 효과를 보였다. 반면에 보조 스위치만
적용한 경우와 비교하였을 때 다소 적은 양의 감소효과가 나타났다.
그림 26. 보조 스위치 및 RL snubber를 적용한 구조의 CM/DM 노이즈
보조 스위치 및 RL snubber를 적용한 경우 CM 노이즈는 앞선 조건들과
10
-1
10
0
-60
-40
-20
0
20
40
Frequency (GHz)
C
M
 n
o
is
e
 (
d
B
u
V
)
Conventional
/w aux. sw. + RL snub.
10
-1
10
0
-100
-80
-60
-40
-20
0
20
Frequency (GHz)
D
M
 n
o
is
e
 (
d
B
m
V
)
Conventional
/w aux. sw. + RL snub.
34
마찬가지로 뚜렷한 감소 효과를 보이지 않았다. 그러나 DM 노이즈를 검출한
결과는 500MHz 이상의 영역에서 수십 dB의 큰 노이즈 감소 효과를 보였으며
이는 스위칭 노드의 전압 overshoot 감소 효과를 관찰했을 때 큰 효과를 보이지
않은 것과 큰 차이가 있다.
CM 노이즈가 크게 감소하지 않은 것은 보조 스위치가 공통 ground와 커플링
되어있지 않은 이유로 보인다. 전통적으로 CM 노이즈를 억제하기 위해서
추가적으로 적용하는 구조로 Y capacitor 구조가 있는데, 이 구조는 입력 터미널을
모두 동일하게 공통 ground와 커플링 시켜 노이즈를 흘려보내는 구조로서 DC 
입력의 노이즈를 제거하는데 사용된다. 그러나 보조 스위치 구조는 두 터미널간의
차동 노이즈를 제거하기 위한 구조로서 CM 노이즈를 제거하기 위해서는 추가적인
대책이 필요하다.
종합하면 LISN 회로 구성을 통한 CM/DM 노이즈를 관찰하였을 시 CM 
노이즈에 대해서는 큰 감소효과를 관찰할 수 없었다. 반면에 DM 노이즈를
관찰하였을 때는 ringing 노이즈 주파수 대역인 500MHz 부근과 그 이상 대역에서
노이즈 감소를 보였는데, 보조 스위치만 단독으로 사용한 경우와 RL snubber를
병용한 경우 감소 효과가 가장 컸다.
35
3-7 보조 스위치 동작 duration에 따른 성능 비교
앞에서 제안된 구조들은 6.5ns의 보조 스위치 turn-on duration 조건에서
시뮬레이션이 진행되었다. 그러나 스위치의 duration을 다양하게 조절할 시 각기
다른 노이즈 감소 특성을 보일 것으로 예상되어 다양한 duration에서의 노이즈
감소 성능을 살펴보았다. 본 연구에서는 6.5ns의 시뮬레이션 외에 3.5ns, 10ns 
조건에서 시뮬레이션을 진행하였다.
(a) (b)
(c)
그림 27. (a) 3.5ns duration, 보조 스위치만 적용한 스위칭 노드 전압
(b) 3.5ns duration, 보조 스위치 및 RC snubber를 적용한 스위칭 노드 전압
(c) 3.5ns duration, 보조 스위치 및 RL snubber를 적용한 스위칭 노드 전압
50.25 50.3 50.35 50.4
-2
0
2
4
6
8
Time (ms)
V
S
W
 (
V
)
Peak: 6.33V
50.25 50.3 50.35
-2
0
2
4
6
8
Time (ms)
V
S
W
 (
V
)
Peak: 5.83V
50.25 50.3 50.35 50.4
-2
0
2
4
6
8
Time (ms)
V
S
W
 (
V
)
Peak: 6.29V
36
(a) (b)
(c)
그림 28. (a) 10ns duration, 보조 스위치만 적용한 스위칭 노드 전압
(b) 10ns duration, 보조 스위치 및 RC snubber를 적용한 스위칭 노드 전압
(c) 10ns duration, 보조 스위치 및 RL snubber를 적용한 스위칭 노드 전압
3.5ns duration 조건에서 시뮬레이션을 진행하였을 때 보조 스위치만 적용한
경우 6.33V의 전압 overshoot을 보였는데, 이는 6.5ns duration에 비해 0.3V 
높은 결과이다. 작은 duration에서 노이즈 감소 효과가 약화되었음을 알 수 있다. 
보조 스위치 및 RC snubber를 적용한 경우 5.83V의 전압 overshoot을 보였는데, 
마찬가지로 6.5ns duration에서 나타난 5.45V에 비해 0.38V가량 높은 결과로서
50.25 50.3 50.35 50.4
-2
0
2
4
6
8
Time (ms)
V
S
W
 (
V
)
Peak: 6.30V
50.25 50.3 50.35 50.4
-2
0
2
4
6
8
Time (ms)
V
S
W
Peak: 5.45V
50.25 50.3 50.35 50.4
-2
0
2
4
6
8
Time (ms)
V
S
W
 (
V
)
Peak: 6.38V
37
노이즈 감소 효과가 약화되었다. 보조 스위치와 RL snubber를 병용한 경우에는
6.38V 대비 6.29V로 오히려 전압 overshoot이 감소된 결과가 나타나 낮은
duration에서 노이즈 감소 효과가 강화된 효과를 보였다.
10ns duration 조건에서 시뮬레이션을 진행하였을 때 보조 스위치만 적용한
경우 6.30V의 전압 overshoot을 보였으며 이는 6.5ns duration과 동일한 노이즈
감소 효과였다. 보조 스위치와 RC snubber를 병용하였을 때는 5.45V의 결과를
보였는데 역시 6.5ns duration과 동일한 결과였다. 이는 보조 스위치와 RL 
snubber를 병용한 경우도 마찬가지여서 스위칭 duration이 증가한 경우에는 전압
overshoot 감소의 뚜렷한 향상이 보이지 않았다.
3-6과 마찬가지로 LISN 회로를 연결한 후 CM 노이즈와 DM 노이즈를
검출하였다. CM 노이즈의 경우 뚜렷한 감소 효과를 보이지 않았으나 DM 노이즈의
경우 duration을 증가시킨 경우 감소된 경우에 비해 500MHz 이상 영역에서
노이즈가 현저히 억제된 결과를 확인하였다. 각 경우에 대한 Vovershoot(Vpeak-
Videal)을 표 2로 정리하였다.
Type
Duration
보조 스위치
보조 스위치
+ RC snubber
보조 스위치
+RL snubber
3.5ns 1.33V 0.83V 1.29V
6.5ns 1.30V 0.45V 1.38V
10ns 1.30V 0.45V 1.38V
표 2. 보조 스위치 pulse duration에 따른 Vovershoot 비교
38
(a) (b)
(C)
그림 29. (a) Duration 차이에 따른 CM 노이즈 검출 결과 (보조 스위치만 적용)
(b) Duration 차이에 따른 CM 노이즈 검출 결과 (보조 스위치 및 RC snubber 적용)
(c) Duration 차이에 따른 CM 노이즈 검출 결과 (보조 스위치 및 RL snubber 적용)
10
-1
10
0
-60
-40
-20
0
20
Frequency (GHz)
C
M
 n
o
is
e
 (
d
B
m
V
)
3.5ns duration
10ns duration
10
-1
10
0
-60
-40
-20
0
20
Frequency (GHz)
C
M
 n
o
is
e
 (
d
B
m
V
)
3.5ns duration
10ns duration
10
-1
10
0
-60
-40
-20
0
20
Frequency (GHz)
C
M
 n
o
is
e
 (
d
B
m
V
)
3.5ns duration
10ns duration
39
(a) (b)
(c)
그림 30. (a) Duration 차이에 따른 DM 노이즈 검출 결과 (보조 스위치만 적용)
(b) Duration 차이에 따른 DM 노이즈 검출 결과 (보조 스위치 및 RC snubber 적용)
(c) Duration 차이에 따른 DM 노이즈 검출 결과 (보조 스위치 및 RL snubber 적용)
10
-1
10
0
-80
-60
-40
-20
0
20
Frequency (GHz)
D
M
 n
o
is
e
 (
d
B
m
V
)
3.5ns duration
10ns duration
10
-1
10
0
-80
-60
-40
-20
0
20
Frequency (GHz)
D
M
 n
o
is
e
 (
d
B
m
V
)
3.5ns duration
10ns duration
10
-1
10
0
-80
-60
-40
-20
0
20
Frequency (GHz)
D
M
 n
o
is
e
 (
d
B
m
V
)
3.5ns duration
10ns duration
40
그림 31. Duration variation에 따른 보조 스위치 및 RC snubber 병용 구조의
전력 효율 비교
[그림 31]에 보조 스위치의 duration의 variation에 따른 전력 효율의 차이가
나타나있다. 3.5ns의 좁은 duration을 적용한 경우가 conventional 구조에 비해
가장 적은 효율 감소를 보인 반면에 6.5ns, 10ns의 duration을 적용한 경우 가장
큰 효율 감소를 보였으며 최적의 효율 조건에서 4%의 감소로 나타났다. 이전의
시뮬레이션 결과에서 RL snubber 병용구조의 전압 overshoot 결과를 제외하고
대부분 짧은 duration보다 긴 duration에서 전압 overshoot 및 DM 노이즈가 더욱
크게 감소된 것과 비교해보면 duration이 길 수록 converter의 노이즈 감소에
유리하나, 전력 효율 측면에서 불리하다는 점을 알 수 있다. 이는 보조 스위치의
동작이 노이즈를 억제하지만 효율의 감소를 불러오는 부작용을 야기한다는 점과
부합한다.
0 2 4 6 8 10
55
60
65
70
75
80
Load (W)
E
ff
ic
ie
n
c
y
 (
%
)
Conventional
3.5ns duration
6.5ns duration
10ns duration
41
3-8 보조 스위치 적용에 따른 전류 노이즈 변화
본 논문에서 제안된 구조는 스위칭 동작에서 발생하는 전압 overshoot을
억제하고, 이로 인한 노이즈를 차단하는 것이 목적이다. 그러나 이 방법을 통해
전압의 영향이 큰 conducted 노이즈가 억제되는 것은 확인하였으나 전류의 영향이
큰 radiated 노이즈에 어떤 영향을 미칠지는 미지수이다. 따라서 radiated noise의
경향성을 어느 정도 예상해보기 위해 공통 전류를 비교해보았다. 
그림 32. 보조 스위치 적용에 따른 current noise 변화 (좌상: 보조 스위치만 적용, 우상: 보
조 스위치+RC snubber 적용, 하: 보조 스위치 + RL snubber 적용)
10
-2
10
-1
10
0
-80
-60
-40
-20
0
20
Frequency (GHz)
C
M
 c
u
rr
e
n
t 
(d
B
m
A
)
Aux. switch
Conventional
10
-2
10
-1
10
0
-80
-60
-40
-20
0
20
Frequency (GHz)
C
M
 c
u
rr
e
n
t 
(d
B
m
A
)
Aux. sw. + RC snubber
Conventional
10
-2
10
-1
10
0
-80
-60
-40
-20
0
20
Frequency (GHz)
C
M
 c
u
rr
e
n
t 
(d
B
m
A
)
Aux. sw. + RL snubber
Conventional
42
[그림 32]를 보면 보조 스위치 및 다양한 snubber를 병용하였을 때 공통
전류의 스펙트럼이 나타나있다. 전압 노이즈 및 conducted noise의 결과와 달리
보조 스위치만 적용한 경우, RL snubber를 적용한 경우 노이즈가 증가한 양상을
보였다. RC snubber를 병용한 경우는 수십MHz 영역에서 다소 CM 노이즈가
감소하였다가 이후 비슷해지는 양상을 보였다.
그림 33. 보조 스위치 동작과 그에 따른 보조 스위치 전류 Iaux (Aux. switch current)
118.3 118.32 118.34 118.36 118.38 118.4
-0.2
0
0.2
0.4
0.6
0.8
1
1.2
Time (ms)
A
u
x
. 
s
w
it
c
h
 c
u
rr
e
n
t 
(A
)
43
스위칭 노드에서 발생하는 전압 overshoot을 억제하기 위해 보조 스위치가
동작할 경우, 일시적인 current 증가가 발생하게 된다. 이는 입력 current 파형에
불규칙적인 성분을 추가시키며, 추가적인 전류 노이즈를 발생시킨다. 즉 제안된
방법은 전압 노이즈를 감소시키는데 효과를 보였고, conducted 노이즈를
효과적으로 감소시켰으나 전류 노이즈에 부차적인 효과가 나타나 radiated
노이즈에 영향을 줄 가능성이 나타났으나, RC snubber를 병용할 경우 그 악영향이
어느정도 상쇄되는 것을 확인할 수 있었다.
44
제4장 결론
본 논문에서는 circuit simulator를 통해 buck converter를 모델링 하여
SMPS의 스위칭 노이즈를 분석하였다. 또한 기존 연구들을 통해 low switch와
평행한 구조의 보조 스위치를 적용하여 해당 노이즈를 감소시키는 방안을 제안하고
그 성능을 검증하였다. 새로 제안된 구조는 기존 연구에서 main 인덕터와 평행한
구조로 보조 스위치를 적용한 경우와 비슷한 스위칭 노드 전압 overshoot 감소를
보였으며 더 우수한 전류 피크 억제 능력을보였다. 또한 기존의 구조에 비해 보조
스위치 양단간의 전압의 고저 관계가 변하지 않는다는 점에서 정류 구조를 필요로
하지 않는다는 장점을 드러냈다.
본 구조와 전통적인 수동 snubber를 병용한 경우 RC snubber와 보조 스위치를
병용하였을 때 0.85V 가량의 가장 큰 스위칭 노드 overshoot 감소 효과를 보였다. 
RL snubber와 보조 스위치를 병용한 경우는 아무것도 사용하지 않은 경우와
비교해 스위칭 노드 overshoot이 0.25V 감소되어 RC snubber에 비해 작은
감쇄효과를 보였다.
LISN을 적용한 conducted 노이즈 검출 결과에선 CM 노이즈의 경우 각
case에서 눈에 띄는 노이즈 감소효과를 확인할 수 없었으나 DM 노이즈의 경우
스위칭 노이즈 대역 및 그 이상에서 10dB 이상의 노이즈 감소 효과를 확인할 수
있었다. 그러나 전력 효율에 대한 시뮬레이션 결과를 살펴보면 가장 큰 노이즈
감소 효과를 보여준 RC snubber 병용구조의 전력 효율이 가장 낮게 나타나
노이즈 감소와 전력 효율 간의 trade-off가 존재함을 확인할 수 있었다.
보조 스위치의 turn-on의 duration을 준 경우 RL snubber 병용구조의 전압
45
overshoot을 제외하고 대부분의 영역에서 duration이 길 수록 큰 노이즈 감소
효과를 보였다. 그러나 마찬가지로 긴 duration에서 더욱 낮은 전력 효율을 보여
duration에서도 성능과 전력 효율의 trade-off가 존재함을 확인하였다.
또한 전류 노이즈의 스펙트럼을 살펴본 결과 CM 전류 노이즈가 일부 증가한
양상을 보였다. 전류 노이즈는 radiated EMI의 source로 작용할 수 있으므로
radiated 노이즈에 대한 모델링에 유의해야 하며, 본 연구에서는 RC snubber를
병용한 경우 전류 노이즈가 비슷하거나 어느 정도 감소한 양상을 보여 유리한
것으로 나타났다.
따라서 노이즈 저감 구조의 SMPS 설계를 위한 보조 스위치를 적용할 시 보조
스위치의 전압/전도 노이즈 감소 효과와 전력 효율간의 trade-off가 발생할 수
있음을 인지하고 설계해야 하며 전류 노이즈의 영향에 주의할 필요가 있다. 제안된
구조에서는 보조 스위치를 사용함으로써 전압 노이즈, conducted 노이즈의
전반적인 감소가 나타났고, 보조 스위치와 RC snubber를 함께 사용한 경우
current 노이즈도 함께 억제하였다. 본 연구 환경에서는 6.5ns의 RC snubber 
병용 구조에서 최적의 결과를 보였다.
46
참고 문헌
[1] H. A. Huynh, S. Joo and S. Kim, "An experimental study of EMI reduction 
of DC-DC converter with frequency hopping technique," 2016 IEEE Electrical 
Design of Advanced Packaging and Systems (EDAPS), Honolulu, HI, 2016, pp. 
107-109.
[2] Ott, Henry W. Electromagnetic compatibility engineering. John Wiley & 
Sons, 2011.
[3] Y. Xiong and Z. Yan, "EMI and PI analysis of analog board," 2013 5th IEEE 
International Symposium on Microwave, Antenna, Propagation and EMC 
Technologies for Wireless Communications, Chengdu, 2013, pp. 171-175.
[4] Jin, Meng, et al. "Identification of essential coupling path models for 
conducted EMI prediction in switching power converters." IEEE transactions 
on power electronics 21.6 (2006): 1795-1803.
[5] Wang, Shuo, Pengju Kong, and Fred C. Lee. "Common mode noise 
reduction for boost converters using general balance technique." IEEE 
transactions on power electronics 22.4 (2007): 1410-1416.
[6] Hart, Daniel W. Power electronics. pp 203-205. Tata McGraw-Hill 
Education, 2011.
[7] C. Tao and A. A. Fayed, "A Buck Converter With Reduced Output Spurs 
Using Asynchronous Frequency Hopping," in IEEE Transactions on Circuits 
and Systems II: Express Briefs, vol. 58, no. 11, pp. 709-713, Nov. 2011.
[8] C. Tao and A. A. Fayed, "Spurious-noise-free buck regulator for direct 
powering of analog/RF loads using PWM control with random frequency 
47
hopping and random phase chopping," 2011 IEEE International Solid-State 
Circuits Conference, San Francisco, CA, 2011, pp. 396-398.
[9] Kam, Keong, et al. "EMC guideline for synchronous buck converter 
design." Electromagnetic Compatibility, 2009. EMC 2009. IEEE International 
Symposium on. IEEE, 2009.
[10] Blecic, Raul, et al. "SPICE analysis of RL and RC snubber circuits for 
synchronous buck DC-DC converters." Information and Communication 
Technology, Electronics and Microelectronics (MIPRO), 2015 38th 
International Convention on. IEEE, 2015.
[11] Li, Zhe, and David Pommerenke. "EMI specifics of synchronous DC-DC 
buck converters." Electromagnetic Compatibility, 2005. EMC 2005. 2005 
International Symposium on. Vol. 3. IEEE, 2005.
[12] Takizawa, Satoki, Seiki Igarashi, and Kazuo Kuroki. "A new di/dt control 
gate drive circuit for IGBTs to reduce EMI noise and switching losses." Power 
Electronics Specialists Conference, 1998. PESC 98 Record. 29th Annual IEEE. 
Vol. 2. IEEE, 1998.
[13] Pavlovsky, M.; Guidi, G.; Kawamura, A., “Buck/Boost DC–DC Converter 
Topology With Soft Switching in the Whole Operating Region," IEEE 
Transactions on Power Electronics, vol. 29, no.2, pp.851-862, Feb. 2014.
[14] H. A. Huynh, J. M. Jo, W. Nah and S. Kim, "EMC Qualification 
Methodology for Semicustom Digital Integrated Circuit Design," in IEEE 
Transactions on Electromagnetic Compatibility, vol. 58, no. 5, pp. 1629-1641, 
Oct. 2016.
48
ABSTRACT
Analysis of EMI characteristics of switched mode 
power supply and switching noise reduction methods
Shin Hyo Sub
Department of Semiconductor and Display Engineering
Sungkyunkwan University
This paper classifies sources of switching noise of switched mode power
supply and methods to reduce the effect of them. In this study, conventional 
approach to apply auxiliary switch between switching node and output node is 
enhanced, by removing original rectifying circuit and by applying auxiliary 
switch between switching node and VSS node. When turn-on duration of the 
auxiliary switch was varied, small pulse width duration shows less noise 
reduction effect, on the other hand large pulse width duration shows more 
noise reduction effect. However power efficiency showed reverse trend with 
noise reduction effect, so there is a trade-off between noise reduction effect 
and power efficiency. The effect of adding RC and RL snubber in addition to 
the auxiliary switch was investigated. When RC snubber was added, switching 
node voltage showed maximum reduction. Conducted noise simulation with line 
impedance stabilization network also showed noticeable reduction of 
differential mode noise. 
49
Keywords: Switched mode power supply, EMI, Conducted noise, snubber, 
switching ringing noise.
(표지측면) 碩
士
學
位
請
求
論
文
S
w
itc
h
e
d
 m
o
d
e
 p
o
w
e
r s
u
p
p
ly
의
E
M
I 
특
성
분
석
과
s
w
itc
h
in
g
 n
o
is
e
를
줄
이
기
위
한
설
계
방
법
개
발
2
0
1
7
申
曉
燮
	제1장 서론
	제2장 관련연구
	2-1 Switched mode power supply의 EMI source
	2-2 노이즈 aggressor의 EMI 평가
	2-3 출력단 리플에 의한 노이즈 감소 방안
	2-4 스위칭 노드의 ringing 노이즈 감소 방안
	제3장 보조 스위치를 사용한 노이즈 저감 구조
	3-1 기존 연구사례의 단점을 보완한 보조 스위치 구조 고안
	3-2 기존의 보조 스위치 사용 사례와 노이즈 감소 비교
	3-3 보조 스위치 사용 여부에 따른 노이즈 감소 효과
	3-4 수동 snubber 병용 및 보조 스위치 사용에 따른 노이즈 감소 효과
	3-5 제안된 구조 사용에 따른 전력 효율 비교
	3-6 Line impedance stabilization network 모델링을 통한 conducted 노이즈 예측 비교
	3-7 보조 스위치 동작 duration에 따른 성능 비교
	3-8 보조 스위치 동작에 따른 전류 노이즈 비교
	제4장 결론
<startpage>11
제1장 서론 1
제2장 관련연구 4
 2-1 Switched mode power supply의 EMI source 4
 2-2 노이즈 aggressor의 EMI 평가 6
 2-3 출력단 리플에 의한 노이즈 감소 방안 9
 2-4 스위칭 노드의 ringing 노이즈 감소 방안 11
제3장 보조 스위치를 사용한 노이즈 저감 구조 16
 3-1 기존 연구사례의 단점을 보완한 보조 스위치 구조 고안 16
 3-2 기존의 보조 스위치 사용 사례와 노이즈 감소 비교 18
 3-3 보조 스위치 사용 여부에 따른 노이즈 감소 효과 22
 3-4 수동 snubber 병용 및 보조 스위치 사용에 따른 노이즈 감소 효과 26
 3-5 제안된 구조 사용에 따른 전력 효율 비교 30
 3-6 Line impedance stabilization network 모델링을 통한 conducted 노이즈 예측 비교 31
 3-7 보조 스위치 동작 duration에 따른 성능 비교 35
 3-8 보조 스위치 동작에 따른 전류 노이즈 비교 41
제4장 결론 44
</body>