memorial de calculo inversor

Prévia do material em texto

MEMORIAL DE CÁLCULO:
DIMENSIONAMENTO DE INVERSOR DE FREQUÊNCIA 
TRIFÁSICO PWM E CIRCUITO DE GATE DRIVE
Matheus Andrade das Virgens
≔us ⋅10-6 s ≔mΩ 10-3 Ω ≔uF 10-6 F ≔pF 10-12 F ≔uA 10-6 A
Dimensionamento inversor:
- Dados carga (motor trifásico):
≔VRMS 49 V ≔IRMS 2.8 A ≔P 0.2 kW ≔fm 50 Hz
≔τmotor ⋅0.65 N m ≔n ⋅3000 rpm ≔KI.partida 10
Ki.partida = Relação corrente de partida x corrente nominal
- Requisitos de projeto para inversor:
≔ma 0.9 ≔DHTi %10 ≔fPWM 50 kHz
DHTi = distorção harmônica total de corrente pico a pico
- Cálculos para inversor:
≔mf =――
fPWM
fm
1000 Taxa de modulação em frequência
≔VL VRMS ≔IL IRMS Tensão e corrente de linha
≔Iϕ IL Corrente de fase (carga alimentada em 
estrela)
≔Vcc =――――
⋅VRMS ‾‾2
ma
76.996 V Tensão CC de alimentação da ponte 
≔Vm =⋅VRMS ‾‾2 69.296 V Tensão de pico 
≔Vo Vm Tensão da harmônica
≔Im =⋅IRMS ‾‾2 3.96 A Corrente de pico
≔Io =⋅IRMS ――
DHTi
2
0.14 A Corrente da harmônica
Valor de impedância da carga:
≔Rload =――
P
⋅3 Iϕ
2
8.503 Ω ≔Lload =――――――
‾‾‾‾‾‾‾‾‾‾‾‾
-
⎛
⎜
⎝
―
Vo
Io
⎞
⎟
⎠
2
Rload
2
⋅⋅2 π fPWM
1.575 mH
Dimensionamento circuito Gate Drive
- Requisitos de projeto para transistor:
1.
2.
3.
Tensão de saturação deve ser 50% 
que Vcc
Corrente de dreno deve ser 50% que 
a corrente de partida
Canal N
≔VDS.mín =⋅1.5 Vcc 115.494 V
≔Ipartida =⋅⋅1.5 Im KI.partida 59.397 A
- Parâmetros transistor:
� Escolheu-se o FET TK72E12N1
- Parâmetros máximos absolutos:
≔VDSS 120 V ≔RDSon 4.4 mΩ
- Características Térmicas:
≔Rja ―――
83.3 °C
W
Resistência junção - ambiente
≔Rca ―――
0.49 °C
W
Resistência "case" - ambiente
- Características Elétricas:
≔Rgate.in 2.4 Ω ≔VGSmín 10 V ≔Vth 4 V ≔Vth.mín 2 V
≔IDSS 10 uA Drain leakege current
≔IGSS 0.1 uA Gate leakege current
≔Ciss 8100 pF ≔Crss 30 pF ≔Coss 1200 pF
≔Trise 33 ns ≔Ton.delay 64 ns ≔Tfall 37 ns ≔Toff.delay 120 ns
≔QGATE 130 nC ≔Qgs 44 nC ≔Qgd 34 nC ≔QSW 52 nC
- Requisitos para Gate drive:
≔QGATE 130 nC ≔Qgs 44 nC ≔Qgd 34 nC ≔QSW 52 nC
- Requisitos para Gate drive:
=fPWM 50 kHz Frequência do sinal PWM/portadora
≔Tdead.time 1 us Dead time programável
≔VDD 12 V Tensão de alimentação do Gate Drive
≔ΔV %5 ―
V
V
Ripple de tensão (requisito para HIP4086)
≔TPWM =――
1
fPWM
20 us
≔tsw =⋅%2 TPWM 400 ns Tempo de chaveamento desejado para o semicondutor
- Paramêtros Gate Drive
≔IQBS 225 uA "Bootstrap circuit quiescent current"
≔ILK 50 uA "Offset supply leakege current "
"Peak pull-up turn-on/off current":
≔Ion.máx 0.5 A "peak turn-on current on High Gate Drive Output"
≔Ioff.máx 1.1 A "peak turn-on current on Low Gate Drive Output"
≔QLS 3 nC Carga requerida para filtros internos de 'level shift' = 3 nC 
for all HV gate drivers"
Parâmetros específicos do HIP4086:
≔Qgate 62 nC Carga total do gate 
≔IHB 0.1 uA "Worst case high-side driver current when xHO = high"
- Requisitos diodo bootstrap:
1.
2.
3.
Seja adqueado para chaveamento = exemplo: ultra-fast, schottky
Tensão de "breakdown" tem que ser superior a Vcc
Suporte corrente do circuito de bootstrap (2A ~ 4A)
- Parâmetros diodo bootstrap:
� Escolheu-se o diodo schottky SK310A-TP
≔VF 0.7 V ≔ILKDIODE 10 uA
- Requisitos capacitor bootstrap:
- Requisitos capacitor bootstrap:
1. Suporte a tensão do circuito de Bootstrap (Vdd) e a respectiva corrente
Nota:
- Caso o capacitor seja cerâmico, a sua corrente de fuga é nula
- Geralmente possui valor entre 100nF e 570nF
- Parâmetros capacitor bootstrap:
� Escolheu-se um capacitor cerâmico 
≔ILKCAP 0 A Corrente de fuga 
- Cálculos para circuito de Gate Drive:
≔D =-1 ―――
Tdead.time
TPWM
%95 Duty cycle máximo
≔τ =⋅(( -1 D)) TPWM 1 us Tempo mínimo (pior caso) de carregamento 
para Cboot 
- Capacitor de Bootstrap:
Método Internacional Rectifier:
≔QTOTAL =++QGATE ⋅⎛⎝ ++++ILKCAP IGSS IQBS ILK ILKDIODE⎞⎠ τ QLS 133.285 nC
≔ΔVBOOT =--VDD VF VGSmín 1.3 V
≔CBOOT =―――
QTOTAL
ΔVBOOT
102.527 nF
Nota: Caso não esteja na faixa ideal, é necessário fazer ponderação 
(multiplicar Cboot por 3 a 10)
Método datasheet HIP4086:
≔Qc =+Qgate ⋅TPWM ⎛⎝ +IHB IGSS⎞⎠ 62.004 nC
≔CBOOT2 =―――
Qc
⋅ΔV VDD
103.34 nF
- Resistor de Bootstrap:
≔RBOOT =―――
τ
CBOOT
9.754 Ω Resistor de bootstrap: valor 
entre 5R a 10R.
≔RBOOT =―――
τ
CBOOT
9.754 Ω Resistor de bootstrap: valor 
entre 5R a 10R.
≔RBOOT2 =―――
τ
CBOOT2
9.677 Ω
- Resistor de GATE com o MOSFET ligado:
≔Ig.avr =―――
+Qgs Qgd
tsw
0.195 A Corrente média do gate 
≔Rdrv.on =―――
VDD
Ion.máx
24 Ω Resistência equivalente do gate drive
≔Rtotal =――――
-VDD Vth
Ig.avr
41.026 Ω Resistência equivalente = Rg + Rdrv
≔Rg.on =-Rtotal Rdrv.on 17.026 Ω Resistência do gate 
Nota: É recomendado que haja um Rg.on de valor menor que 50R.
- Resistor de GATE com o MOSFET desligado:
≔Rdrv.off =―――
VDD
Ioff.máx
10.909 Ω Resistência equivalente do gate drive
≔Rtotal =――
Vth
Ig.avr
20.513 Ω Resistência equivalente = Rg + Rdrv
≔Rg.off =-Rtotal Rdrv.off 9.604 Ω Resistência do gate em série com diodo 
Nota: 
- É recomendado que haja um Rg.off de valor menor que 47R.
- Em caso em que a taxa dV/dt não é constante, Ig pode ser 
aproximado para Crss*dV/dt
Cálculo da dissipação de potência:
≔VDS.máx Vcc ≔ID.max =Im 3.96 A
≔VDS.sat =⋅RDSon ID.max 0.017 V =IDSS 10 uA Corrente de fuga
≔Ton =⋅2 ⎛⎝ +Ton.delay Trise⎞⎠ 194 ns
≔Toff =⋅2 ⎛⎝ +Toff.delay Tfall⎞⎠ 314 ns
≔Pon =⋅⋅D VDS.sat ID.max 65.542 mW Perda com transistor ligado
≔Poff =⋅⋅(( -1 D)) VDS.máx IDSS 0.038 mW Perda com transistor desligado
≔Pon =⋅⋅D VDS.sat ID.max 65.542 mW
≔Poff =⋅⋅(( -1 D)) VDS.máx IDSS 0.038 mW Perda com transistor desligado
≔Psw.on =⋅―――――
⋅VDS.sat ID.max
⋅2 tsw
⎛⎝ +Ton Trise⎞⎠ 19.576 mW Perdas por chaveamento
≔Psw.off =⋅―――――
⋅VDS.sat ID.max
⋅2 tsw
⎛⎝ +Toff Tfall⎞⎠ 30.27 mW
≔Ptotal =+++Pon Psw.on Poff Psw.off 115.428 mW Perda total em um período 
(Tpwm)
Resistência térmica em ºC/W , Temperaturas em ºC
≔Tj 100 °C Temperatura de junção (entre -55 a +175)
≔TA 25 °C Temperatura ambiente
≔Pd =―――
-Tj TA
Rja
210.408 mW Máxima dissipação de potência
Como Pd>Ptotal não há a necessidade de dissipadores