ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES - AV4

Prévia do material em texto

Curso ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES (ON) - 
201820.00046.01 
Teste ATIVIDADE 4 
 
================================== 
 Pergunta 1 
 
 0,25 em 0,25 pontos 
 
 
 
 Uma das características do modelo RISC é o fato de seu conjunto de 
instruções contemplar instruções mais simples (reduzidas). Para que a 
concepção do processador RISC fosse idealizada, alguns levantamentos 
foram feitos para que a ISA (Instruction Set Architecture, em português, 
Arquitetura de Conjunto de Instruções ) fosse projetada. Tais 
levantamentos referiram-se a: 
 frequência de uso das operações: o índice permitiu consolidar 
quais operações necessitariam mais otimizações e como ficaria o 
relacionamento do processador com o sistema de memória. O referido índice 
permitiu, também, estudos sobre o emprego de superescalaridade nos 
processadores RISC; 
 frequência de uso dos operandos: essa métrica permitiu que o 
sistema de memória fosse projetado, incluindo a estimativa de tamanho e 
os mecanismos associados ao banco de registradores e memória cache; 
 sequência de execução das instruções: a análise da sequência 
permitiu um estudo mais aprofundado da estrutura do pipeline. 
 
 Após a análise do texto acima podemos afirmar: 
 
 Resposta Selecionada: 
 Corretaa. 
 
 Todos os itens estão corretos. 
 Resposta Correta: 
 Corretaa. 
 
 Todos os itens estão corretos. 
 
================================== 
 Pergunta 2 
 
 0,25 em 0,25 pontos 
 
 
 
 O tipo de memória que apresenta menor capacidade de armazenamento é: 
 Resposta Selecionada: 
 Corretab. 
 
 Registrador 
 Resposta Correta: 
 Corretab. 
 
 Registrador 
 
================================== 
 Pergunta 3 
 
 0 em 0,25 pontos 
 
 
 
 Uma instrução de comparação de valores em uma linguagem de 
programação, como por exemplo, a comparação do valor booleano verdadeiro 
ou falso, exige que seja avaliado um ou mais bits presentes em uma célula 
de memória. O componente do computador responsável por avaliar o conteúdo 
desta célula de memória para esta operação é chamado de: 
 Resposta Selecionada: 
 Incorretad. 
 
 registrador. 
 Resposta Correta: 
 Corretaa. 
 
 CPU. 
 
================================== 
 Pergunta 4 
 
 0,25 em 0,25 pontos 
 
 
 Durante qualquer período, o processador pode se comunicar com um ou 
mais dispositivos externos em padrões imprevisíveis, dependendo da 
necessidade de E/S do programa. Os recursos internos, como a memória 
principal e o barramento do sistema precisam ser compartilhados entre uma 
série de atividades, incluindo E/S de dados. Assim, a função de E/S 
inclui um requisito de controle e temporização, para coordenar o fluxo de 
tráfego entre os recursos internos e dispositivos externos. O controle da 
transferência de dados de um dispositivo externo ao processador poderia 
envolver a seguinte sequência de etapas, respectivamente: 
 Resposta Selecionada: 
 Corretac. 1. processador interroga o módulo de E/S para verificar o 
estado do dispositivo conectado. 
 2. módulo de E/S retorna o estado do dispositivo. 
 3. Se o dispositivo estiver operacional e pronto para transmitir, o 
processador solicita a transferência de dados por meio de um comando ao 
módulo de E/S. 
 4. módulo de E/S obtém uma unidade de dados do dispositivo externo, 
que pode ser de 8 ou 16 bits. 
 5. Os dados são transferidos do módulo de E/S ao processador. 
 Resposta Correta: 
 Corretac. 1. processador interroga o módulo de E/S para verificar o 
estado do dispositivo conectado. 
 2. módulo de E/S retorna o estado do dispositivo. 
 3. Se o dispositivo estiver operacional e pronto para transmitir, o 
processador solicita a transferência de dados por meio de um comando ao 
módulo de E/S. 
 4. módulo de E/S obtém uma unidade de dados do dispositivo externo, 
que pode ser de 8 ou 16 bits. 
 5. Os dados são transferidos do módulo de E/S ao processador. 
 
================================== 
 Pergunta 5 
 
 0,25 em 0,25 pontos 
 
 
 Dispositivos de comunicação permitem que um computador troque dados 
com um dispositivo remoto, que pode ser um dispositivo legível ao ser 
humano, como um terminal, um dispositivo legível à máquina, ou até mesmo 
outro computador, ligado em uma rede por exemplo. Assinale a alternativa 
que contempla todas as principais funções ou requisitos para um módulo de 
E/S: 
 Resposta Selecionada: 
 Corretac. ? Controle e temporização. 
 ? Comunicação com o processador. 
 ? Comunicação com o dispositivo. 
 ? Armazenamento temporário de dados (buffering). 
 ? Detecção de erro. 
 Resposta Correta: 
 Corretac. ? Controle e temporização. 
 ? Comunicação com o processador. 
 ? Comunicação com o dispositivo. 
 ? Armazenamento temporário de dados (buffering). 
 ? Detecção de erro. 
 
================================== 
 Pergunta 6 
 
 0,25 em 0,25 pontos 
 
 
 
 Quando se fala em ILP (Paralelismo em Nível de Instruções – 
Instruction Level Parallelism), temos algumas consequências, como por 
exemplo, a execução fora de ordem. Relacione os métodos a seguir, para 
tratar a execução fora de ordem, às métricas: (N) não se aplica; (C) mais 
complexa a implementação, porém mais eficiente; (S) mais simples a 
solução, porém menos eficiente. 
 
 
 
 (_) introduzir paradas no Pipeline (stall), de forma que possam ser 
resolvidas as pendências das instruções subsequentes; 
 
 (_) ao final do processamento, gravar os resultados em um buffer de 
reordenação (reorder buffer), para que sejam efetivados (commited) apenas 
no momento apropriado, para restabelecer a ordem de execução; 
 
 (_) as instruções são ordenadas em buffers, denominados como 
“estações de reserva” para que, depois, possam ser despachados para as 
unidades funcionais, a fim de que sejam executados. 
 
 
 
 Marque a alternativa que traz a resposta correta. 
 
 Resposta Selecionada: 
 Corretaa. 
 
 S; C; N. 
 Resposta Correta: 
 Corretaa. 
 
 S; C; N. 
 Feedback da resposta: 
 
 Sua resposta está correta. A execução fora de ordem pode ser tratada 
(quando necessário) de duas formas: (1) evitando-se que ela apareça, 
interrompendo, momentaneamente as novas entradas no pipeline (método 
simples, porém degrada a eficiência do pipeline com a introdução desse 
stall); (2) reordenando após o processamento, com a utilização dos 
reorder buffers (solução mais complexa, pois hardware adicional é 
necessário). Quanto às estações de reserva, seriam usadas no despacho das 
instruções, para que sejam executadas pelas unidades funcionais – não se 
preocupando, nessa fase, com a ordenação dos eventos. 
 
================================== 
 Pergunta 7 
 
 0 em 0,25 pontos 
 
 
 
 Em termos de sistemas operacionais para multiprocessadores, 
considere: 
 
 
 I. Uma das possibilidades de se organizar um sistema operacional de 
multiprocessador é dividir estaticamente a memória em muitas partições de 
acordo com o número de CPUs e dar a cada CPU sua própria memória e sua 
própria cópia privada do sistema operacional. 
 
 
 II. Uma forma ainda melhor para otimizar um sistema operacional de 
multiprocessador é permitir que todas as CPUs compartilhem o código do 
sistema operacional e façam cópias privadas somente dos dados. 
 
 
 III. Se duas CPUs num multiprocessador baseado em barramento, sem a 
utilização de cache, tentam acessar a mesma posição de memória exatamente 
no mesmo instante, as duas conseguirão o barramento, com acesso a 
posições distintas de memória. 
 
 
 IV. No modelo de multiprocessadores mestre-escravo, uma cópiado 
sistema operacional e suas tabelas estão presentes na CPU 1 e em nenhuma 
outra mais, sendo que todas as chamadas ao sistema são redirecionadas 
para a CPU 1 para processamento nela. Em contrapartida, a CPU 1 não pode 
executar processos do usuário. 
 
 Está correto o que consta APENAS em 
 Resposta Selecionada: 
 Incorretac. 
 
 III e IV. 
 Resposta Correta: 
 Corretad. 
 
 I e II. 
 
================================== 
 Pergunta 8 
 
 0 em 0,25 pontos 
 
 
 
 Em máquinas superescalares, duas ou mais instruções poderão ser 
executadas paralelamente, caso não sejam detectados conflitos estruturais 
(disponibilidade de módulo funcional), ou conflitos de dados (por 
exemplo, disponibilidade das informações que serão manipuladas). No 
trecho de código abaixo, existem alguns conflitos de dados e estruturais. 
Para permitir um aumento de performance pode-se alterar a ordem de 
execução das instruções para que esses conflitos não impactem muito no 
tempo de processamento. Para resolver essa questão, suponha o trecho de 
código a seguir. 
 
 
 
 (i) load Reg2, A //registrador Reg2 recebe a variável A 
 
 (ii) add Reg4, Reg2, Reg3 // Reg4 = Reg2 + Reg3 
 
 (iii) sto D, Reg4 //armazena na variável D, o valor de Reg4 
 
 (iv) load Reg3, B //registrador Reg3 recebe a variável B 
 
 (v) add Reg6, Reg3, Reg5 // Reg6 = Reg3 + Reg5 
 
 (vi) sto E, Reg6 //armazena na variável E, o valor de Reg6 
 
 (vii) sub Reg8, Reg4, Reg6 // Reg8 = Reg4 + Reg6 
 
 (viii) load Reg7, C //registrador Reg7 recebe a variável C 
 
 (ix) add Reg7,Reg7, 3 // Reg7 = Reg7 + 3 
 
 
 
 As instruções tipo “load”, fazem acesso à memória para coletar o 
valor da variável e atribuir a algum registrador, e a instrução “sto” 
(store) acessa a memória para o armazenamento do valor contido no 
registrador passado como parâmetro. As instruções aritméticas poderão ser 
realizadas simultaneamente desde que os dados estejam disponíveis. Para 
essa questão, suponha que todas as operações gastem exatamente o mesmo 
tempo para que sejam executadas e os valores dos registradores não 
vinculados às operações “load” já foram todos previamente carregados. 
 
 
 
 Qual a nova ordem das instruções que melhor representa a sua 
otimização? 
 
 Resposta Selecionada: 
 Incorretad. 
 
 (viii), (ix),(i), (ii), (iii), (iv), (v), (vi), (vii). 
 Resposta Correta: 
 Corretab. 
 
 (i), (ii), (iii), (iv), (v), (vii), (viii), (ix), (vi). 
 Feedback da resposta: 
 
 Sua resposta está incorreta. Repense os tempos e a ordem de execução 
das instruções lembrando que, em uma máquina superescalar, neste caso, 
duas operações ou mais poderão ser executadas simultaneamente, desde que 
não ocorram conflitos estruturais ou de dados. Lembre-se, também, que 
pode ocorrer execução fora de ordem. 
 
================================== 
 Pergunta 9 
 
 0 em 0,25 pontos 
 
 
 
 Sobre o computador e seus periféricos, é correto afirmar que: 
 Resposta Selecionada: 
 Incorretad. 
 
 O padrão Serial ATA para HDs está sendo substituído pelo Parallel 
ATA, pois este tem maior largura de banda. 
 Resposta Correta: 
 Corretaa. 
 
 O teclado é um periférico que permite comunicação bidirecional. 
 
================================== 
 Pergunta 10 
 
 0 em 0,25 pontos 
 
 
 
 Em relação à memória principal (RAM), ela pode operar no chamado modo 
rajada (burst). Neste modo, são passados, inicialmente, sinais de 
controle e endereço, para que possa ser iniciado o processo de 
transferência das informações a partir da memória. Para os conteúdos das 
linhas subsequentes, não é mais necessário que a memória receba palavras 
de endereçamento pois, nesse modo, a memória despacha, automaticamente, 
as linhas subsequentes. Esse tipo de operação seria útil a quais 
mecanismos em um processador com superescalaridade? 
 
 
 
 I. Memória cache 
 
 II. DMA 
 
 III. Dispositivos USB 
 
 IV. Pipeline 
 
 
 
 Assinale a alternativa que apresenta os tipos de operação que seriam 
beneficiados com o modo burst da memória. 
 Resposta Selecionada: 
 Incorretac. 
 
 I; II; IV. 
 Resposta Correta: 
 Corretaa. 
 
 I; IV. 
 Feedback da resposta: 
 
 Sua resposta está incorreta. Faça uma releitura do capítulo e reflita 
melhor sobre a direção do fluxo das informações e os interfaceamentos que 
a memória principal apresenta. Neste caso, lembre-se que um processador 
super-escalar pode processar várias instruções simultaneamente. Sendo 
assim, é importante que o processador receba, prontamente, blocos de 
informações ou de instruções.