SIMULADO 1 - ORG_ARQUIT_COMP_XII

Prévia do material em texto

03/10/2020 Estácio: Alunos
https://simulado.estacio.br/alunos/?user_cod=2985518&matr_integracao=202007130651 1/4
 
 
Disc.: ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES 
Aluno(a): JORGE LUIZ ROMERO MONTEIRO 202007130651
Acertos: 10,0 de 10,0 03/10/2020
 
 
Acerto: 1,0 / 1,0
A colocação de memória cache no projeto de um computador é um artifício para melhorar sua
performance.
Quanto a essa memória, podemos afirmar que:
Fica presente no disco rígido e melhora a velocidade de leitura do disco
Fica presente na Memória RAM e melhora a performance, porque consegue transferir dados mais
rápidos para o processador
Fica presente em um cartão USB e permite guardar em segurança os arquivos
 Fica presente no processador e aumenta a eficiência por ser mais rápida que a memória principal
Fica presente na placa-mãe e tem menor latência de transmissão
Respondido em 03/10/2020 21:16:50
 
Acerto: 1,0 / 1,0
Em 2019, os Sistemas Operacionais para dispositivos móveis (mobileOS) já respondiam por mais de 50% do
market share dos Sistemas Operacionais. Qual das funcionalidades a seguir não é responsabilidade do
mobileOS de um celular?
Mostrar notificações.
Ler a tela touchscreen.
Mostrar a carga restante da bateria.
 Calcular rotas.
Prover comunicação com a rede celular.
Respondido em 03/10/2020 21:34:48
 
 
Explicação:
Calcular rotas
 
 
Acerto: 1,0 / 1,0
Qual é e em que área da UCP (processador) se realiza a movimentação de dados e de instruções de E para o
processador?
 Questão1
a
 Questão2
a
 Questão3
a
https://simulado.estacio.br/alunos/inicio.asp
javascript:voltar();
03/10/2020 Estácio: Alunos
https://simulado.estacio.br/alunos/?user_cod=2985518&matr_integracao=202007130651 2/4
Contador de Instrução - CI.
 Registrador de Endereço - REM.
Registrador de instrução - RI.
Registrador de Dados de Memória - RDM.
 Unidade de Controle - UC.
Respondido em 03/10/2020 21:18:29
 
 
Explicação:
 Unidade de Controle - UC.
 
 
Acerto: 1,0 / 1,0
O parâmetro para análise de memórias eletrônicas que indica o tempo entre duas operações sucessivas de
leitura ou escrita é conhecido como:
 Temporariedade.
 Custo.
Capacidade.
 Volatilidade.
 Ciclo de Memória.
Respondido em 03/10/2020 21:18:56
 
 
Explicação:
 Ciclo de Memória.
 
 
Acerto: 1,0 / 1,0
Como é a representação em hexadecimal da instrução 1011 1001 1000?
9 8 7
B A 9
C B A
9 B 8
 B 9 8
Respondido em 03/10/2020 21:24:31
 
Acerto: 1,0 / 1,0
A partir da expressão: A + (B . C).
Escolha a única alternativa que representa uma expressão equivalente
 (A + B) . (A + C)
A
A + C
(A . B) + (A . C)
A + B
Respondido em 03/10/2020 21:24:45
 
 Questão4
a
 Questão5
a
 Questão6
a
03/10/2020 Estácio: Alunos
https://simulado.estacio.br/alunos/?user_cod=2985518&matr_integracao=202007130651 3/4
Acerto: 1,0 / 1,0
De acordo com a classificação de Flynn, assinale a alternativa correta:
Computadores de fluxo único de instruções, fluxo múltiplo de dados - SISD
Computadores de fluxo único de instruções, fluxo único de dados - MISD
 Computadores de fluxo múltiplo de instruções, fluxo múltiplo de dados - MIMD
Computadores de fluxo múltiplo de instruções, fluxo único de dados - MIMD
Computadores de fluxo único de instruções, fluxo único de dados - SIMD
Respondido em 03/10/2020 21:26:30
 
 
Explicação:
Computadores de fluxo múltiplo de instruções, fluxo múltiplo de dados - MIMD
 
 
Acerto: 1,0 / 1,0
A tecnologia que permite processamento paralelo em nível instruções, isto é, que possui vários
pipelines em um mesmo processador para processamento de mais de uma instrução
simultaneamente é a:
Clusters
Superpipeline
 Superescalar
NUMA
SMP
Respondido em 03/10/2020 21:32:47
 
Acerto: 1,0 / 1,0
Analise as seguintes definições de pipeline de instruções simples, superescalar e multithreading
simultâneo:
I. Pipeline instruções simples: instruções individuais que são executadas através de um pipeline de
estágios, de maneira que, enquanto uma instrução está sendo executada em um estágio, outra
instrução está sendo executada em outro estágio do pipeline.
II. Superescalar: um pipeline é construído por meio da replicação de recursos de execução, o que
permite a execução paralela de instruções em pipelines paralelos.
III. Multithreading simultâneo (SMT): bancos de registros são replicados para que múltiplas threads
possam compartilhar o uso dos recursos de pipelines.
Assinale a alternativa que indica qual ou quais das afirmações acima estão corretas:
Apenas a afirmação III
 Apenas as afirmações I e II
As afirmações I, II e III
Apenas as afirmações II e III
Apenas a afirmação I.
Respondido em 03/10/2020 21:32:05
 
Acerto: 1,0 / 1,0
A arquitetura RISC (Reduced Instruction Set Computer) apresenta um conjunto restrito de instruções,
executadas de forma altamente eficiente. Uma das desvantagens desta arquitetura é:
 Questão7
a
 Questão8
a
 Questão9
a
 Questão10
a
03/10/2020 Estácio: Alunos
https://simulado.estacio.br/alunos/?user_cod=2985518&matr_integracao=202007130651 4/4
O aumento do uso de registradores.
A grande variedade de instruções disponíveis.
 A necessidade de conversão de código de alto nível em diversas instruções em Assembly, aumentando
o número de instruções a serem executadas.
A grande necessidade de uso da memória.
O aumento do consumo de energia do processador.
Respondido em 03/10/2020 21:44:34
 
 
Explicação:
RISC apresenta uma quantidade demaisada de instruções em assembly em relação a outras arquiteturas.
 
 
 
 
 
 
 
 
 
 
javascript:abre_colabore('38403','207515565','4143707448');