INTEL Sandy Bridge

Prévia do material em texto

Gabriel Henrique Albino
Ismael Filipe Valeriano
Jean de Oliveira Ramos 
Paulo Henrique de Oliveira Borges
Sistemas de Informação e Modelos de Negócios
2º Bimestre
Araxá, junho de 2019.
INTEL Sandy Bridge
A arquitetura Sandy Bridge é uma evolução da arquitetura Nehalem usada anteriormente pela Intel. A tecnologia Intel de processadores Sandy Bridge foi chamada de segunda geração da família Intel Core. Os processadores da linha Sandy Bridge unificam tudo, incluindo os núcleos de processamento, controlador de memória, cachê do último nível (LLC) e gráficos e processamento de media em um único chip. 
Segue imagem para ilustrar melhor o Histórico de Desenvolvimento do Sandy Bridge
Modos de Instrução RISC x CISC
RISC - Reduced Instruction Set Computer, em português, "Computador com um conjunto reduzido de instruções" é uma linha de arquitetura de processadores que favorece um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executadas. 
CISC - Complex Instruction Set Computer, em português, "Computador com um conjunto complexo de instruções" possui um conjunto maior de instruções especializadas, algumas delas raramente usadas pelos programas.
Muitos dos microprocessadores modernos são RISCs, por exemplo DEC Alpha, SPARC, MIPS, e PowerPC. Os computadores atuais misturam as duas arquiteturas, criando o conceito de arquitetura híbrida, incorporando os conceitos das duas arquiteturas e a inclusão de um núcleo RISC aos seus processadores. O tipo de microprocessador mais comum em desktops, o x86, é mais semelhante ao CISC do que ao RISC, embora chips mais novos traduzam instruções x86 baseadas em arquitetura CISC em formas baseadas em arquitetura RISC mais simples, utilizando prioridade de execução.
Como as arquiteturas RISC visam Unidades de Controle mais simples, rápidas e baratas, elas geralmente optam por instruções mais simples possível, com pouca variedade e com poucos endereços.
Já as arquiteturas CISC investem em Unidades de Controle poderosas e capazes de executar tarefas complexas como a Execução Fora de Ordem e a Execução Superescalar. Na execução Fora de Ordem, a Unidade de Controle analisa uma sequência de instruções ao mesmo tempo.
Os processadores CISC também utilizam mais memória principal e Cache, enquanto que os processadores RISC utilizam mais registradores. Isso porque os processadores CISC trabalham com um maior volume de instruções e dados simultaneamente. Esses dados não poderiam ser armazenados em registradores, devido à sua elevada quantidade e são, geralmente, armazenados em memória Cache. Enquanto os processadores RISC trabalham com menos instruções e dados por vez, o que possibilita a utilização predominante de registradores.
Os últimos processadores Intel possuem um núcleo de execução RISC, assim como os processadores de 64 bits, Itanium, seguem, em grande parte, as características definidas para um componente RISC. 
Observação: RISC é também a arquitetura adotada para os processadores dos videogames modernos, que proporcionam um hardware extremamente dedicado somente à execução do jogo, tornando-o muito mais rápido em relação a micro computadores com mais recursos, embora com processador x86.
Von Neumman x Não Von Neuman
O modelo de arquitetura de computadores conhecido como Modelo de Von Neumann é uma forma de organização genérica dos componentes de um sistema computacional digital. Esse modelo de arquitetura de computador digital proposto por Von Neumann está baseado em três premissas ou características básicas:
a) os dados e as instruções ficam armazenadas no mesmo espaço de memória;
b) cada espaço de memória possui um endereço, o qual será utilizado para identificar a posição de um determinado conteúdo;
c) as instruções são executadas de forma sequencial. 
O modelo de arquitetura proposto por Von Neumann foi amplamente aceito, e o projeto conceitual do seu modelo é utilizado nos projetos de praticamente todos os computadores modernos atuais. De forma geral, o modelo de Von Neumann consolidou a divisão entre dois importantes conceitos que são hardware e software. Pois o projeto conceitual de computador digital proposto por esse modelo utiliza o conceito de programa armazenado na memória, juntamente com os dados que serão manipulados, ou seja, utiliza uma sequência ordenada de instruções que conhecemos como software, independente do hardware.
A arquitetura de Von Neumann é composta por: Memória; CPU, que contém os registradores, Unidade aritmética e lógica, e Unidade de Controle (CU); E ainda os dispositivos de entrada e saída para comunicação com o meio externo. A figura abaixo ilustra como estão interconectados os componentes do modelo de Von Neumann:
Os componentes do modelo de Von Neumann comunicam-se através de uma estrutura interna conhecida como barramento, que operam a velocidades altíssimas interligando os principais componentes do modelo.
Não Von Neumman (Harvard)
A Arquitetura de Harvard, baseia-se em um conceito mais recente que a de Von Neumann, tendo surgido da necessidade de se pôr o microcontrolador para trabalhar mais rápido. É uma arquitetura de computador que se distingue das outras por possuir duas memórias diferentes e independentes em termos de barramento e ligação ao processador. É utilizada nos microcontroladores PIC. Tem, como principal característica, o acesso à memória de dados de modo separado em relação à memória de programa. 
Baseada também na separação de barramentos de dados das memórias onde estão as instruções de programa e das memórias de dados, permite que um processador possa acessar as duas simultaneamente, obtendo um desempenho melhor do que a da Arquitetura de von Neumann, pois pode buscar uma nova instrução enquanto executa outra. A principal vantagem dessa arquitetura é que a leitura de instruções e de alguns tipos de operandos pode ser feita ao mesmo tempo em que a execução das instruções (tempo Tcy). Isso significa que o sistema fica todo o tempo executando instruções, o que acarreta um significativo ganho de velocidade. Enquanto uma instrução está sendo executada, a seguinte está sendo lida. Esse processo é conhecido como pipelining.
Os microcontroladores com arquitetura Harvard são também conhecidos como "microcontroladores RISC" (Computador com Conjunto Reduzido de Instruções), e os microcontroladores com uma arquitetura Von-Neumann, de "microcontroladores CISC" (Computador com um Conjunto Complexo de Instruções). Porém, atualmente as linhas CISC e RISC é muito tênue, não existindo mais essa diferenciação, visto que os processadores atuais tem instruções complexas ao mesmo tempo que buscam minimizar o tempo de execução.
Sandy Bridge
· É uma microarquitetura utilizada em processadores Intel.
· Lançada em 2011.
· Introduzida nos processadores Intel Core I7, I5 e I3.
· Evolução da microarquitetura Nehalem.
Características
· A ponte norte (controlador de memória, controlador de vídeo e controlador PCI Express) está integrada no mesmo chip do processador.
· Os primeiros modelos foram fabricados com tecnologia de 32 nm.
· Arquitetura em anel (Existem na verdade quatro anéis: anel de dados , anel de requisição, anel de confirmação e anel de verificação).
· Qualquer núcleo pode usar qualquer um dos caches.
· Controlador de memória DDR3.
· Possui previsão de desvio e buffer de destino foi aumentado em relação ao Nehalem.
· O agendador possui seis portas de despacho, três delas usadas pelas unidades de execução e três usadas pelas unidades de memória.
· 15 unidades de execução.
· O Turbo Boost é uma tecnologia que automaticamente faz overclock no processador.
· O processador exceder o seu TDP (Thermal Design Power) por até 25 segundos.
· Controlador de memória PCI Express integrado suportando uma pista x16 e duas pistas x8.
· As unidades de carga e armazenamento de endereços podem ser usadas como uma unidade de carga ou como uma unidade de armazenamento de endereços. Esta mudança permite que duas vezes mais dados possam ser carregados do cacheL1 de dados por pulso de clock
Instruções
· Quatro decodificadores de instruções, o que significa que o processador pode decodificar até quatro instruções por pulso de clock. 
· Sandy Bridge suporta tanto fusão de instruções macro instruções quanto fusão de micro instruções. Permitindo que o processador decodifique duas instruções IA32 (x86) relacionadas em apenas uma.
· Adição de um cache de micro instruções (cache L0) decodificadas capaz de armazenar 1.536 micro instruções. O cache L0 armazena apenas instruções decodificadas individuais, e quando está em uso o processador coloca o cache de instruções L1 e os decodificadores para “dormir”.
· Criação das instruções AVX, trazendo 12 novas instruções.
Registradores
· Registradores XMM de 256 bits.
Datasheet
	Modelo
	Clock
	Turbo Clock
	Núcleos
	Cache L3
	TDP
	HyperThreading?
	Preço nos EUA (mil unidades)
	Core i7-2920XM
	2,5 GHz
	3,5 GHz
	4
	8 MB
	55 W
	Sim
	US$ 1,096
	Core i7-2820QM
	2,3 GHz
	3,4 GHz
	4
	8 MB
	45 W
	Sim
	US$ 568
	Core i7-2720QM
	2,2 GHz
	3,3 GHz
	4
	6 MB
	45 W
	Sim
	US$ 378
	Core i7-2620M
	2,7 GHz
	3,4 GHz
	2
	4 MB
	35 W
	Sim
	US$ 346
	Core i7-2635QM
	2 GHz
	2,9 GHz
	4
	6 MB
	45 W
	Sim
	–
	Core i7-2630QM
	2 GHz
	2,9 GHz
	4
	6 MB
	45 W
	Sim
	–
	Core i7-2649M
	2,3 GHz
	3,2 GHz
	2
	4 MB
	25 W
	Sim
	US$ 346
	Core i7-2629M
	2,1 GHz
	3 GHz
	2
	4 MB
	25 W
	Sim
	US$ 311
	Core i7-2657M
	1,6 GHz
	2,7 GHz
	2
	4 MB
	17 W
	Sim
	US$ 317
	Core i7-2617M
	1,5 GHz
	2,6 GHz
	2
	4 MB
	17 W
	Sim
	US$ 289
	Core i5-2540M
	2,6 GHz
	3,3 GHz
	2
	3 MB
	35 W
	Sim
	US$ 266
	Core i5-2520M
	2,5 GHz
	3,2 GHz
	2
	3 MB
	35 W
	Sim
	US$ 225
	Core i5-2410M
	2,3 GHz
	2,9 GHz
	2
	3 MB
	35 W
	Sim
	–
	Core i5-2537M
	1,4 GHz
	2,3 GHz
	2
	3 MB
	17 W
	Sim
	US$ 250
	Core i3-2310M
	2,1 GHz
	–
	2
	3 MB
	35 W
	Sim
	–
Na microarquitetura Sandy Bridge, as unidades de carga e armazenamento de endereços podem ser usadas como uma unidade de carga ou como uma unidade de armazenamento de endereços. Esta mudança permite que duas vezes mais dados possam ser carregados do cache L1 de dados por pulso de clock (usando duas unidades de 128 bits ao mesmo tempo em vez de apenas uma), aumentado assim o desempenho. Desta maneira, os processadores Sandy Bridge podem carregar 256 bits de dados do cache L1 de dados por pulso de clock.
Assim como na primeira geração da linha Intel Core, o controlador de memória do processador continua integrado ao chip principal. Tal método foi adotado anteriormente e surtiu excelentes resultados, fator que obrigou a Intel a manter a receita. Antes de continuarmos, vale lembrar que, como o próprio nome diz, o controlador de memória serve para controlar a memória. E no caso das CPUs Intel Core, são memórias do tipo DDR3.
Adoção ao mercado
Desenvolvido pela Intel em 2011, os processadores Sandy Bridge foram utilizados para desktops, aparelhos moveis (notebooks e celulares) e servidores.
Para desktops tendo 5 versões:
· Celeron Dual-Core
· Core i3
· Core i5 
· Core i7 
· Pentium Dual-Core
Para servidores 1 versão:
· Xeon
Para dispositivos moveis foram desenvolvidos 6 modelos:
· Core i3 Mobile
· Core i5 Mobile
· Core i7 Mobile
· Core i7 Mobile Extreme Edition 
· Celular Celeron Dual-Core 
· Pentium Dual-Core Mobile
Placa Mãe
Alguns exemplos de placas mães compatíveis com Sandy Bridge.
· Placa mãe Intel server S1200BTS
	Placa mãe compatível com o Xeon E3-1290, um processador desenvolvido para servidores.
· Placa Mãe Intel DQ670OWB2 1155
	Placa Mãe desenvolvida para desktops, compatível com processador Core i7-2700K.
· Placa Mãe 14Z L412 PLWOO LA-7451P
	Placa mãe desenvolvida pela Dell para dispositivos moveis, compatível com o processador i7-2640M.
Memória RAM
Os processadores Sandy Bridge suportam memorias DDR3-1333. Devido as mudanças na arquitetura, o uso de memória nominal mais rápida (ou memória de overclocking) no Sandy Bridge através do aumento de clock base e extremamente limitado, existem alguns multiplicadores de memória adicionais que suportam memorias DDR3-1600, DDR3-1866 e DRR3-2133.
	Memorias
	Clock de memoria
	Tempo de ciclo
	Velocidade de clock
	Taxa de dados
	Nome do modelo
	Pico de transferência
	DDR3-1333
	166MHz
	6ns
	667MHz
	1333MT/s
	PC3-10600
	10667 MB/s
	DDR3-1600
	200MHz 
	5ns 
	800MHz
	1600MT/s
	PC3-12800
	128000 MB/S
Referências
http://producao.virtual.ufpb.br/books/
https://pt.wikipedia.org/
https://www.hardware.com.br/
https://pt.wikibooks.org/wiki/Introdução_à_Arquitetura_de_Computadores
https://bootblockbios.wordpress.com/o-processador/intel/processadores-sandy-bridge/
https://pt.wikipedia.org/wiki/Sandy_Bridge
https://www.clubedohardware.com.br/artigos/processadores/por-dentro-da-microarquitetura-intel-sandy-bridge-r35529/?nbcpage=2
http://www.cpu-world.com/Cores/Sandy%20Bridge.html
https://tecnoblog.net/55578/intel-faz-recall-dos-chipsets-para-processadores-sandy-bridge/
https://www.atera.com.br/produto/S1200BTS/Placa+m%C3%A3e+Intel+server+S1200BTS+p-+i3-Xeon+E3-+LGA-1155
http://www.dosinformatica.com.br/produtos/p.asp?id=4682&produto=placa-mae-intel-dq670owb3-1155
https://pt.empowerlaptop.com/p/dell-14z-motherboard-w1711/
https://www.anandtech.com/show/4503/sandy-bridge-memory-scaling-choosing-the-best-ddr3
https://pt.wikipedia.org/wiki/DDR3_SDRAM
Complementos do Trabalho
Imagens
Curiosidade!?:*;/+@
Você sabia??
O primeiro microprocessador comercial do mundo, foi desenvolvido pela empresa Intel em 1971, a partir de um pedido da empresa Japonesa Busicom para ser utilizado em uma calculadora portátil. Nessa época, os dispositivos eletrônicos, possuíam chips separados para controle do teclado, display e demais funções. Este novo produto, possuía todas essas características incorporadas em um único chip e foi batizado de Intel 4004. É considerado o primeiro microprocessador construído no mundo.
Intel 4004
· Defeitos
Mesmo com um defeito no chipset Cougar Point, a Intel continuou a desenvolver os processadores. A falha design do chipset faz com que a porta SATA dos chipsets, em alguns casos se degradam com o tempo, fazendo com a performance caia. A Intel desenvolveu uma solução para esse defeito.