ARQUITETURA E ORGANIZAÇAO DE COMPUTADORES ATIVIDADE 4 (A4)

Esta é uma pré-visualização de arquivo. Entre para ver o arquivo original

Na arquitetura de computadores, a estrutura de um módulo de memória, em termos de constituição física, é constituído de ligações eletrônicas da sua parte interna com a parte externa do mesmo (o circuito eletrônico) através de pinagens que efetuam as funções devidas do módulo, as quais foi idealizado para fazer (STALLINGS, W. Arquitetura e Organização de Computadores . 8. ed. São Paulo: Pearson Prentice Hall, 2010).
Considerando um módulo hipotético de memória que ilustra de forma genérica as pinagens deste módulo, avalie as afirmações a seguir.
 
I. endereço: este pino leva a palavra produzida pelo processador que contém a localização da memória a ser acessada dentro da memória.
II. operação (W/R): define a operação a ser realizada, com o pino no valor zero escrita, e com o valor um é para a operação de leitura.
III. habilitação: esse pino, também chamado como “ enable ”, habilita a memória estar em modo de ligado com valor 0. Caso contrário, a memória fica desligada.
IV. dados: representa as informações que serão entregues ou coletadas da memória, pois utiliza pinos bidirecionais, o que não acontece com os demais.
V. clock : pino com o pulso para a sincronização das ações realizadas pela memória para proceder a ação de leitura ou gravação das informações.
 
Agora, assinale a alternativa que apresenta informações corretas sobre a característica de cada tipo de pinagem da memória.
Resposta Selecionada:	
Correta I, II, IV e V.
Resposta Correta:	
Correta I, II, IV e V.
Feedback da resposta:	Resposta correta. A pinagem utilizada na memória diz respeito às ações em termos de funções lógicas (escrita, gravação, sincronismo, informação), não execuções de ordem física (como ligar e desligar).
Pergunta 2
1 em 1 pontos
O módulo de E/S tem interface com o barramento e com os dispositivos
PORQUE
Verifica se a requisição é ou não direcionada a ele através dos dados que são enviados.
 
Analisando as afirmações acima, conclui-se que:
Resposta Selecionada:	
Correta a primeira afirmação é verdadeira, e a segunda é falsa.
Resposta Correta:	
Correta a primeira afirmação é verdadeira, e a segunda é falsa.
Feedback da resposta:	Resposta correta. Como o módulo de E/S serve de ponte entre duas partes, é necessário o uso de endereço da informação, dentro da requisição e não os dados.
Pergunta 3
1 em 1 pontos
Na arquitetura de computadores, quando foi pensado o uso das memórias do tipo RAM, algumas características foram aplicadas para que pudessem ser diferenciadas. Neste sentido podem ser citados itens em relação à tecnologia de fabricação e suas utilidades principais, como no caso do uso de memórias denominadas como do tipo dinâmica (DRAM) e as memórias denominadas como do tipo estática (SRAM). (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010).
Qual assertiva a seguir é correta para a característica da memória do tipo SRAM.
Resposta Selecionada:	
Correta um dos seus componentes eletrônicos, o transistor, ajuda a manter a informação de forma temporária.
Resposta Correta:	
Correta um dos seus componentes eletrônicos, o transistor, ajuda a manter a informação de forma temporária.
Feedback da resposta:	Resposta correta. A memória do tipo SRAM guarda informação enquanto tem energia armazenada pelo componente eletrônico transistor, que é componente com capacidade de fazer esta ação em SDRAM e ainda forma temporária.
Pergunta 4
1 em 1 pontos
A motivação principal para o desenvolvimento de arquiteturas super-escalares consiste na possibilidade de se executar instruções de forma paralela, o que fornece mais agilidade, otimização e mais velocidade em atender as demandas ofertadas em nível de instrução de máquina (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010).
Das alternativas abaixo, assinale a que descreve sobre a solução adotada pelo mecanismo renomeamento de registradores no caso de conflitos em relação à geração de valores para o código a seguir:
 
(i) a = b / c;
(ii) d = a – f;
(iii) a = g + h;
(iv) i = a + e;
Resposta Selecionada:	
Correta (i) a = b / c;
(ii) d = a – f;
(iii) aa = g + h;
(iv) i = aa + e;.
Resposta Correta:	
Correta (i) a = b / c;
(ii) d = a – f;
(iii) aa = g + h;
(iv) i = aa + e;.
Feedback da resposta:	Resposta correta. A solução permite ter logo o resultado de operações que são mais rápidas (soma e subtração) e assim ter o resultado. Então depois são realizadas as que são mais complexas, como a divisão.
Pergunta 5
1 em 1 pontos
A classificação dos processadores no que diz respeito à arquitetura e à organização de computadores que tendo em comum um conjunto de instruções, possui 2 classificações denominadas CISC ( Complex Instruction Set Computer) que significa Computador com Conjunto de Instruções Complexas e outra denominada RISC ( Reduced Instruction Set Computer) que significa Computador com Conjunto de Instruções Reduzidas (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Considerando os tipos citados, avalie as afirmações a seguir.
 
I. banco de registradores permite maior otimização de seu uso porque envolve um maior número de GPRs ( General Purpose Registers).
II. conjunto de instruções simples é possível aproveitar melhor os conceitos inerentes ao sistema de pipeline justamente devido a simplicidade.
III. banco de dados envolvendo um número maior de memória disponível e quanto maior estes registradores, maior otimização de seu uso.
IV. otimização de pipeline apresenta a otimização mais forte devido às próprias características que às instruções possuem.
V. banco de memória envolvendo um número maior de chipset e quanto maior número destes registradores, maior é a otimização de seu uso.
 
Agora, assinale a alternativa que apresenta informações corretas quanto aos pontos que diferenciam os computadores baseados em metodologias CISC e RISC.
Resposta Selecionada:	
Correta I, II e IV.
Resposta Correta:	
Correta I, II e IV.
Feedback da resposta:	Resposta correta. Os pontos de diferenciação são de acordo com as partes que envolvem a arquitetura, sem relação com banco de dados ou banco de memória.
Pergunta 6
1 em 1 pontos
Um módulo de E/S dentro da arquitetura de computadores deve ser implementado de forma a desemprenhar suas ações através da funcionalidades de interfaceamento entre o elemento denominado Barramento e os próprios dispositivos de E/S que estão nele conectados e por consequência, sob sua responsabilidade (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010).
Das alternativas abaixo, assinale a que descreve as características sobre a estrutura básica de um módulo de E/S.
Resposta Selecionada:	
Correta pinos de interfaceamento com os dispositivos propriamente ditos são os que permitem a comunicação com os equipamentos de E/S.
Resposta Correta:	
Correta pinos de interfaceamento com os dispositivos propriamente ditos são os que permitem a comunicação com os equipamentos de E/S.
Feedback da resposta:	Resposta correta. O módulo de E/S utiliza 3 partes em sua estrutura e que são utilizados para interligar a parte externa que tem os dispositivos com a parte interna que possui os barramentos.
Pergunta 7
0 em 1 pontos
Dentro do sistema de arquitetura de computadores, para a parte que executa o armazenamento de informações e transmissão de dados, existe uma preocupação em detectar um erro da informação a ser armazenada ou, até mesmo, corrigir os dados em caso de erros que são detectados. Uma das formas de executar esta é ação é através cálculo do bit de paridade (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010).
Informe qual assertiva a seguir é correta para a informação a ser enviada em conjunto com o bit de paridade par, para a palavra 01111101.
Resposta Selecionada:	
Incorreta 011111011.
Resposta Correta:
Correta 011111010.
Feedback da resposta:	Sua resposta está incorreta. Na técnica de bit de paridade é preciso observar o local de inserção do bit de paridade e a quantidade de bits do tipo 1 na sequencia, para o caso de uso da técnica de paridade par.
Pergunta 8
0 em 1 pontos
Existe uma ascensão em relação ao uso de paralelismo nos computadores, desde a introdução do pipeline, que representa um pseudoparalelismo, seguindo com a incorporação da superescalaridade, pelo paralelismo para dentro dos processadores, tudo para ter uma melhora em termos de otimização (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010).
Considerando a tendência de sair do limite de uso do paralelismo em nível de instrução, o uso a nível de threads e de núcleos, avalie as afirmações a seguir.
 
I. com o nível de threads, o processador tem condições de escalonar threads na ocorrência de conflitos no pipeline.
II. um escalonamento em nível de hardware, torna-se muito menos eficiente, se compararmos com o escalonamento realizado pelo sistema operacional.
III. o paralelismo em nível de núcleos, incorpora a ideia das máquinas multiprocessadores, sendo cada núcleo independente.
IV. o uso de processadores vetoriais consiste em um modelo com execução em série, dotado de pipeline, do tipo SIMD.
V. quando não se limita às abstrações arquiteturais, existe o paralelismo em nível de aplicações, por exemplo, o paralelismo em nível de dados.
 
Agora, assinale a alternativa com os itens corretos das tendências em nível de paralelismo.
Resposta Selecionada:	
Incorreta I, III e IV.
Resposta Correta:	
Correta I, III e V.
Feedback da resposta:	Resposta incorreta. As tendências de uso priorizam o uso de ter como resultado um melhor desempenho, ou seja, devem ser mais rápidas que as atuais.
Pergunta 9
0 em 1 pontos
Manipular um módulo de E/S através da forma de E/S controlado por interrupção consiste em maior consumo computacional
PORQUE
Existe um evento que informa sobre uma espera, sem processamento sendo realizado.
 
Analisando as afirmações acima, conclui-se que:
Resposta Selecionada:	
Incorreta a primeira afirmação é verdadeira, e a segunda é falsa.
Resposta Correta:	
Correta as duas afirmações são falsas.
Feedback da resposta:	Resposta incorreta. Observe que o consumo de recurso computacional ocorre em eventos que são executados apenas quando requisitados.
Pergunta 10
1 em 1 pontos
Quando precisa armazenar as informações ou transmitir estes dados de forma confiável, sempre existe uma preocupação em detectar de teve algum erro ou, até mesmo, caso seja detectado o erro, tentar fazer a sua correção. Uma das técnicas para executar esta é ação de detecção de erro é através cálculo do bit de paridade (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010).
Informe qual assertiva a seguir é correta para a informação a ser enviada em conjunto com o bit de paridade ímpar, para a palavra 01111101.
Resposta Selecionada:	
Correta 011111011.
Resposta Correta:	
Correta 011111011.
Feedback da resposta:	Resposta correta. A detecção por bit de paridade consiste em inserir no final da sequência de bits um bit de verificação. Na sequência da informação se a quantidade de bits 1 for ímpar, é adicionado o bit 0 após a sequência; em caso contrário, é adicionado o bit 1