Unidade 1 - Atividade Avaliativa

Prévia do material em texto

Pergunta 1 
1. Ao longo da Unidade, aprendemos os conceitos fundamentais sobre o funcionamento dos 
computadores, dentre os quais, a relação de Arquitetura e Organização de Computadores e a 
família de processadores (STALLINGS, 2010), alguns níveis de abstração e o resumo da 
história dos computadores, proporcionando ao leitor a capacidade de entender questões mais 
aprofundadas e importantes como desempenho computacional. 
Considerando essas informações e os conteúdos estudados, apresente e explique as formas e 
técnicas adicionais para melhoria do desempenho de hardware. 
Podemos melhorar o desempenho do hardware através duas formas bem usuais atualmente. Uma é 
através da evolução tecnológica dos componentes eletrônicos, como a nano eletrônica, que permitem 
que a construção de circuitos cada vez mais sofisticados e complexos e cada vez menores, assim 
melhorando o trafego de sinais devido ao curto espaço percorrido devido ao seu tamanho reduzido. 
A outra forma de melhorar do desempenho do hardware e através de novas técnicas e metodologias de 
processamento. Podemos citar a técnica de previsão de desvio que faz com que o processador use uma 
tabela de histórico para antecipar a próxima instrução, sendo que caso a previsão esteja incorreta nada 
acontece a se segue a instrução normalmente, mas caso a instrução prevista seja a correta economizou-
se tempo para obter o resultado. A técnica de análise de fluxo de dados que faz com que algumas 
instruções que estavam em uma determinada sequência de execução sejam executadas fora da ordem 
com base em análise de suas dependências quanto á disponibilidade de recurso de hardware e de 
dados. A técnica de execução especulativa que nada mais é a junção das técnicas de previsão de 
desvio e analise de fluxo de dados fazendo assim o máximo de previsões possíveis da próxima 
instrução para manter o pipeline sempre cheio. Temos também o balanço de desempenho que visa a 
minimizar os gargalos que prejudicam a performance da execução de instruções, através do aumento 
de transferência entre memória e processador tornando a DRAM mais larga ao invés de mais profunda, 
de memorias caches mais eficientes ou mais próximas ao nó de processamento, isso faz com que a 
cache evite o acesso a memória principal que é mais lenta devido a diferença de tecnologia empregada 
nessas duas memorias e reduz a distância de percurso entre elas, diminuindo assim a sua latência de 
tempo, aumentar o número de portos de leitura e escrita da memória evitando que durante o 
paralelismo alguma instrução fique bloqueada aguardando que a outra seja executada por a memória 
do dispor de um porto (canal), e melhorando o desempenho dos dispositivos de E/S construindo 
dispositivos mais eficientes e implantação de técnicas de otimização no tratamento das requisições e de 
cache. Por fim temos o pipeline que segmenta as instruções à subdividindo-a em etapas e as colocando 
em execução por uma porção especializada da CPU, assim permitindo colocar mais de uma instrução 
em execução simultânea. E também temos superescalaridade exploram paralelismo (pipeline) em 
nível de instruções de maneira a capacitar a execução de mais de uma instrução por ciclo de clock, 
assim as instruções podem ser iniciadas simultaneamente e executadas independentemente umas das 
outras.