Lógica Programável com VHDL - Exercícios Práticos

Prévia do material em texto

7
1
Prof. Ederson Cichaczewski
Lógica Programável
Aula Prática 1
7
2
Aulas teóricas 1 e 2
Conceitos Trabalhos
7
3
Ferramenta: 
Altera Quartus II Web 13.0 Free
Livro: 
D’AMORE, R. VHDL: descrição e síntese de circuitos digitais. 2. ed. Rio de Janeiro: LTC, 2012. 
Material de apoio: 
http://www.ele.ita.br/~damore/vhdl/
Recursos
7
4
1º Exercício – Traduzir expressões 
lógicas para VHDL
7
5
Exercício 2.7.1 – Apresente o código VHDL de 
uma entidade que descreva as quatro expressões 
lógicas da figura a seguir. A entidade deve ter:
Quatro portas de entrada: “a”, “b”, “c” e “d”
Quatro portas de saída: “s1”, “s2”, “s3” e “s4”
Todas do tipo BIT
7
6
2º Exercício – Conversão de tipos com 
comandos sequenciais e subprogramas
7
7
Exercício 8.8.6 – Apresente uma rotina VHDL 
com 2 subprogramas:
Conversão de um valor do tipo inteiro para o 
tipo vetor de bits
Conversão de tipo vetor de bits para tipo 
inteiro
Utilize função, procedimento e estruturas 
sequenciais “FOR/LOOP” e “IF/ELSE”
Considere que o tamanho do vetor de bits e a 
faixa de valores para o tipo inteiro são definidos 
quando o subprograma é invocado
7
8