Apostila - Sistemas Digitais - Circuitos Integrados

Prévia do material em texto

1. INTRODUÇÃO TEÓRICA 
 
Os circuitos integrados (CI’s) são dispositivos eletrônicos de escala micro- ou nano-
, que contém uma gama de componentes semicondutores (diodos e transistores) 
associados a componentes convencionais (resistores, etc.) para formar circuitos 
capazes de desempenhar diversas funções. O interior de um CI é, em sua grande 
maioria, composto por uma pastilha de silício dopada, e.g., com Boro (junções do tipo 
P) e Fósforo (junções do tipo N). 
Estes dispositivos possuem geralmente encapsulamento plástico ou cerâmico. A 
determinação do tipo de material é associada à faixa térmica de operação máxima que 
o circuito deverá suportar. O que implica na capacidade de dissipação de potência do 
circuito. Alguns circuitos analógicos possuem encapsulamento de metal, como é o caso 
de alguns circuitos analógicos desenvolvidos para sensoriamento, e.g., o sensor de 
temperatura LM35 possui uma versão comercial com encapsulamento metálico. 
Quanto a forma física, pode-se dizer que ela é associada à quantidade de pinos que 
o circuito integrado (CI) possui e a maneira como este deve ser conectado ao circuito 
eletrônico. 
 Para os circuitos com até 40 pinos, tem-se o encapsulamento DIP (Dual In-line 
Package) como o mais comum e usual dentre eles, todavia outros tipos podem 
ser encontrados no mercado. 
 Para um número de pinos acima de 40, os encapsulamentos mais comumente 
encontrados são o PGA (Pin Grid Array) e o PLCC (Pin Leader Chip Carrier). 
A Tabela 1.1 mostra os tipos de encapsulamento mais comuns para os circuitos 
integrados digitais. 
 
Tabela 1.1. Tipos de encapsulamentos encontrados no mercado. 
Tipo Variação Descrição Figura 
DIP PDIP, CerDIP 
Dual In-Line 
Package 
 
 
 
SOIC 
Small OP, Thin 
SOP, Shrink SOP 
Small-Outline IC 
 
PGA Pin-Grid Array 
 
BGA LFBGA Ball-Grid Array 
 
QFP Quad Flat Pack 
 
PLCC 
Plastic-Leaded Chip 
Carrier 
 
LCCC 
Leadless Ceramic 
Chip Carrier 
 
 
Independente do tipo de encapsulamento, sempre haverá algum tipo de marca, para 
indicar um pino de referência, e.g., o pino 1. Nos encapsulamentos em quadratura, a 
marca referencia não apenas um pino específico, ela determina que a partir deste pino, 
todos estarão em sequência e no sentido anti-horário. Esta marcação (pin 1 index) é, 
geralmente, um ponto ou um chanfro. A partir dela então, seguindo-se em sentido anti-
horário, pode-se determinar todos os terminais restantes, contando-se em ordem 
crescente (1 2 3 ...), conforme mostra a Figura 1.1. 
 
 
Figura 1.1. Identificando os terminais de um CI. 
1.1. CÓDIGOS DE FABRICANTES 
As especificações lógicas, elétricas e mecânicas são identificadas por meio de uma 
codificação alfanumérica inscrita no encapsulamento do CI. A Tabela 1.2 apresenta a 
codificação padrão para a identificação dos circuitos integrados usando como exemplo 
o CI SN74ALS00J-00 da família TTL. 
Tabela 1.2. Codificação dos CI’s da família TTL. 
Circuito 
Integrado 
SN 74 ALS 00 J - 00 
1 2 3 4 5 6 
1 Prefixo padrão, identificador do fabricante. 
2 
Identificador da família lógica. 74 e 54 para TTL. 40, 45 e 74 para 
CMOS. 
3 Identificador da subfamília lógica. F, H, LS, AS, ALS, para TTL 
4 Identificador da função lógica, pode variar de 00 até 999. 
5 
Encapsulamento utilizado, deve conter 1 ou 2 letras, e.g., J, N, NT, 
NW, NJ. 
6 Instruções adicionais do fabricante, deve conter dois dígitos. 
Tabela 1.3. Prefixo conforme o fabricante. 
Código do 
Fabricante 
Fabricante 
SN 
TEXAS 
INSTRUMENTS 
DM NATIONAL 
F FAIRCHILD 
MC MOTOROLA 
 
FJ PHILIPS 
N SIGNETICS 
FL SIEMENS 
HD HITACHI 
MB FUJITSU 
M MITSUBISHI 
µP NEC 
TD TOSHIBA 
 
 
1.1.1. FAMÍLIA TTL 
 
A família TTL (Trasistor-Transistor Logic) foi originalmente desenvolvida pela Texas 
Instruments, todavia, atualmente muitos fabricantes de semicondutores produzem seus 
componentes. Esta família é principalmente reconhecida pelo fato de ter duas séries 
que começam pelos números 54, para os componentes de uso militar, e 74 para os 
componentes de uso comercial. 
Os CIs da série TTL 74-padrão oferecem uma combinação de velocidade e potências 
consumidas adequadas a um grande número de aplicações. Entre os CIs desta série, 
podemos encontrar uma ampla variedade de portas lógicas, além de flip-flops, 
registradores de deslocamento, contadores, decodificadores, memórias e circuitos 
aritméticos. Várias outras séries, ou subfamílias, TTL foram desenvolvidas depois do 
aparecimento da série 74-padrão, fornecendo uma ampla variedade de escolha para 
parâmetros de velocidade e potência consumida. Dentre essas séries, tem-se: 
 TTL 74L de Baixa Potência: adequada para o uso em aplicações nas quais a 
dissipação de potência é um problema mais crítico do que a velocidade de 
operação. A série 74L não é recomendada para ser usada no projeto de novos 
circuitos. 
 TTL 74H de Alta Velocidade: apresenta um aumento da velocidade em 
relação a série 74L, porém esse aumento é conseguido à custa do aumento da 
potência consumida pelos dispositivos da série. 
 TTL 74S Schottky: reduz o retardo de armazenamento, com o uso do diodo 
Schottky. Opera com o dobro da velocidade da 74H, consumindo mais ou 
menos a mesma potência. 
 
 TTL 74LS Schottky de Baixa Potência: é uma versão da 74S, que apresenta 
CI’s com consumo de potência mais baixo, todavia com velocidade também 
mais baixa. 
 TTL 74AS Schottky Avançada: é a série TTL mais rápida, e com o produto 
velocidade-potência significativamente mais baixo que o da série 74S. A série 
74AS tem outras vantagens sobre as demais, incluindo a necessidade de 
correntes de entrada extremamente baixas, o que resulta em fan-outs maiores 
que os da série 74S. 
 TTL 74ALS Schottky Avançada de Baixa Potência: oferece uma sensível 
melhora em relação à 74LS no que diz respeito à velocidade de operação e à 
potência consumida. Esta possui a menor dissipação de potência por porta 
lógica da família TTL. 
 
A Tabela 1.4 e a Tabela 1.5 apresentam algumas comparações entre as subfamílias 
TTL, quanto ao atraso de propagação, consumo de potência, máxima frequência de 
operação que o circuito pode suportar e tensões e correntes, tanto em nível alto como 
baixo. 
 
 
Tabela 1.4. Comparação entre as subfamílias TTL. 
Família Identificação 
Atraso de 
Propagação 
(ns) 
Consumo 
(mW) 
Freqüência 
Máxima de 
Operação 
(MHz) 
Standard 54/74 10 10 35 
Low Power 54L/74L 33 1 3 
High Speed 54H/74H 6 22 50 
Schottky 54S/74S 3 20 125 
Low Power Schottky 54LS/74LS 10 2 45 
Advanced Schottky 54AS/74AS 1,5 7 200 
Advanced Low Power 
Schottky 
54ALS/74ALS 4 1 70 
 
Tabela 1.5. Correntes de carga e Tensões de operação das subfamílias TTL. 
Família 
Input Loading Current 
Input Voltage 
Output Loading Current 
Output Voltage 
 
Standard 
IIL = -1,6mA / IIH = 40µA 
VIL = 0.8V/ VIH = 2.0V 
IOL = 16 mA / IOH = - 400µA 
VOL = 0.4V / VOH = 2.4V 
L 
IIL = -180µA / IIH = 10µA 
VIL = 0.8V/ VIH = 2.0V 
IOL = 3,6 mA / IOH = - 200µA 
VOL = 0.4V / VOH = 2.4V 
H 
IIL = -2 mA / IIH = 50µA 
VIL = 0.8V/ VIH = 2.0V 
IOL = 20 mA / IOH = - 500 µA 
VOL = 0.4V / VOH = 2.4V 
S 
IIL = -2 mA / IIH = 50µA 
VIL = 0.8V/ VIH = 2.0V 
IOL = 20 mA / IOH = - 1 mA 
VOL = 0.5V / VOH = 2.7V 
LS 
IIL = -400µA / IIH = 20µA 
VIL = 0.8V/ VIH = 2.0V 
IOL = 8 mA / IOH = - 400µA 
VOL = 0.5V / VOH = 2.7V 
AS 
IIL = -500µA / IIH = 20µA 
VIL = 0.8V / VIH = 2.0V 
IOL = 20 mA / IOH = - 2 mA 
VOL = 0.5V / VOH = 2.5V 
ALS 
IIL = -100µA / IIH = 20µA 
VIL = 0.8V/ VIH = 2.0V 
IOL = 8 mA / IOH = - 400µA 
VOL = 0.5V / VOH = 2.4V 
 
1.1.2. FAMÍLIA CMOS 
A família CMOS (Complementary Metal Oxide Semiconductor) utiliza tanto FETs 
canal-N quanto canal-P em um mesmo circuito, de forma a aproveitar as vantagens de 
ambas as famílias lógicas. As características principais desta família são o reduzido 
consumo de corrente (baixa potência),alta imunidade a ruídos e uma faixa de 
alimentação que se estende de 3V a 15V ou 18V dependendo do modelo. 
O processo de fabricação do CMOS é mais simples que o do TTL, possuindo também 
uma densidade de integração maior. No início, os dispositivos CMOS eram mais lentos 
do que os TTL, todavia as novas séries CMOS, de alta velocidade, competem igualmente 
com as séries TTL 74 e 74LS. A família CMOS possui, também, uma determinada faixa 
de tensão para representar os níveis lógicos de entrada e de saída, porém estes valores 
dependem da tensão de alimentação e da temperatura ambiente. 
Da mesma forma que a família TTL, após o surgimento da primeira porta CMOS 
padrão (4000/14000), várias outras subfamílias CMOS foram desenvolvidas no intuito 
de propiciar maior flexibilidade aos projetos eletrônicos baseados em lógica CMOS. 
Estas subfamílias são representadas por: 
 CMOS 4000/14000: foram as primeiras séries da família CMOS, são bastante 
utilizadas, apesar do aparecimento de novas séries, pelo fato de 
implementarem diversas funções ainda não disponíveis nas novas séries. 
 
 CMOS 74C: compatível, pino a pino e função por função, com os dispositivos 
TTL de mesmo número. O desempenho desta série é praticamente idêntico ao 
da série 4000. 
 CMOS 74HC de Alta Velocidade: é uma série de circuitos aprimorados em 
relação a família 74C, sendo o principal aprimoramento é o tempo de 
comutação (em torno de 10 vezes maior), bem como a capacidade de suportar 
altas correntes na saída. A velocidade dos dispositivos desta série é compatível 
com a velocidade dos dispositivos da série TTL 74LS. 
 CMOS 74HCT de Alta Velocidade: a principal diferença entre esta série e a 
7HC é o fato de ela ser desenvolvida para ser compatível em termos de tensões 
com dispositivos da família TTL. Ou seja, os dispositivos 74HCT podem ser 
alimentados diretamente por saídas de dispositivos TTL. 
 CMOS 74AC de Alta Velocidade: série avançada CMOS de alta velocidade. 
 CMOS 74ACT de Alta Velocidade: a diferença entre a família 74AC e 74ACT, 
consiste no fato desta última ter os níveis lógicos compatíveis com a família 
TTL. 
A Tabela 1.6 apresenta a comparação entre as subfamílias CMOS, quanto ao atraso 
de propagação, consumo de potência e máxima frequência de operação que o circuito 
pode suportar. 
Tabela 1.6. Comparação entre as subfamílias CMOS. 
Família Identificação 
Atraso de 
Propagação 
(ns) 
Consumo 
(μW) 
Freqüência 
Máxima de 
Operação 
(MHz) 
Standard 4000 90 1 12 
High Speed CMOS 54HC/74HC 8 2,5 55 
High Speed CMOS - TTL 54HCT/74HCT 8 2,5 55 
Advanced CMOS 54AC/74AC 5 2,5 150 
Advanced CMOS - TTL 54ACT/74ACT 5 2,5 150 
 
Tabela 1.7. Exemplo de características do CI da família CMOS. 
Família 
Input Loading 
Current 
Input Voltage 
Output Loading 
Current 
Output Voltage 
 
4000 
IIL = -1µA / IIH = 1µA 
VIL = 1,5V/ VIH = 3,5V 
IOL = 0,4mA / IOH = -0,4mA 
VOL = 0,05V / VOH = 2,95V 
HC 
IIL = -1µA / IIH = 1µA 
VIL = 2,3V/ VIH = 2,4V 
IOL = 4mA / IOH = -4mA 
VOL = 0,5V / VOH = Vcc 
HCT 
IIL = -1µA / IIH = 1µA 
VIL = 2,3V/ VIH = 2,4V 
IOL = 4mA / IOH = -4mA 
VOL = 0,5V / VOH = Vcc 
AC 
IIL = -1µA / IIH = 1µA 
VIL = 2,2V/ VIH = 3,0V 
IOL = 24mA / IOH = -24mA 
VOL = 1,6V / VOH = Vcc 
ACT 
IIL = -1µA / IIH= 1µA 
VIL = 0,45V/ VIH = 2,1V 
IOL = 24mA / IOH = -24mA 
VOL = 1,6V / VOH = Vcc 
2. PRINCIPAIS ITENS EM UMA FOLHA DE ESPECIFICAÇÕES DE 
CIRCUITOS INTEGRADOS DIGITAIS (DATASHEETS) 
 
As subfamílias de circuitos integrados geralmente são compatíveis entre si. Contudo, 
a fim de se evitar falhas operacionais, faz-se necessário a verificação de algumas 
especificações. Adiante são listadas algumas características comumente encontradas 
em folhas de especificações (datasheets) de famílias TTL: 
 Consumo de Potência: potência média dissipada pelo CI. 
ICCH: corrente consumida em nível lógico 1. A Figura 1.2 mostra um 
esquema do consumo de corrente pela porta lógica. 
 
Figura 1.2. Consumo de corrente com a saída em nível alto. 
ICCL: corrente consumida em nível lógico 0. A Figura 1.3 mostra um 
esquema do consumo de corrente pela porta lógica nesta situação. 
 
Figura 1.3. Consumo de corrente com a saída em nível baixo. 
+V
CC
 
HIGH 
LOW 
LOW 
I
CCH
 
+V
CC
 
LOW 
HIGH 
HIGH 
I
CCL
 
 
A corrente média de consumo pode ser calculada como: 
 𝐼𝐶𝐶 =
𝐼𝐶𝐶𝐻 + 𝐼𝐶𝐶𝐿
2
 (2.1) 
Desta forma, tem-se a potência consumida pelo circuito TTL: 
 𝑃𝐷 = 𝑉𝐶𝐶𝐼𝐶𝐶 (2.2) 
Observação: 
 
Os circuitos da família TTL têm o seu consumo de potência independente da 
frequência de operação, enquanto que a família de circuitos CMOS tem o seu consumo 
variante de maneira aproximadamente linear com a frequência de operação, como 
mostra a Figura 1.4: 
 
Figura 1.4. Potência Consumida X Freqüência de Operação TTL – CMOS. 
 
 FAN-OUT (BAIXO): corresponde à capacidade que uma porta lógica tem de 
drenar a corrente de carga que as entradas de um bloco lógico (conjunto de 
portas lógicas) fornecem para a sua saída. 
 
 
I
OL
 
I
IL
 
I
IL
 
𝐼𝑂𝐿(𝑚𝑎𝑥)
𝐼𝐼𝐿(𝑚𝑎𝑥)
= FAN-OUT (BAIXO) 
 
 
 FAN-OUT (ALTO): corresponde à capacidade que uma porta lógica tem de 
fornecer corrente de carga para um bloco lógico conectado à sua saída, sem 
causar degradação do nível lógico. 
 
 
 Tipos de circuitos de entrada e saída: tecnologias diferentes em níveis de 
tensão. A Figura 1.5 e 1.5 ilustram os níveis de tensão para as famílias TTL e 
CMOS. 
 
Figura 1.5. Níveis de tensão aceitáveis para lógica TTL. 
 
Figura 1.6. Níveis de tensão aceitáveis para lógica tipo CMOS (5V e 10V). 
 IOH 
IIH 
IIH 
𝐼𝑂𝐻(𝑚𝑎𝑥)
𝐼𝐼𝐻(𝑚𝑎𝑥)
= FAN-OUT (ALTO) 
Níveis aceitáveis para sinais de 
entrada em portas TTL 
Níveis aceitáveis para sinais de 
saída em portas TTL 
Níveis aceitáveis para 
sinais de entrada em 
portas CMOS 
Níveis aceitáveis 
para sinais de saída 
em portas CMOS 
Níveis aceitáveis para 
sinais de entrada em 
portas CMOS 
Níveis aceitáveis 
para sinais de saída 
em portas CMOS 
 
 Corrente de fuga (leakage current): correntes reversas de valores muito 
pequenos formadas quando há a polarização reversa dos diodos CMOS. Quando 
o circuito CMOS entra em stand by há apenas a corrente fuga. 
 
 Atraso de Propagação: Um sinal lógico sempre sofre retardo em sua 
passagem através de um circuito. Os dois tempos correspondentes aos 
retardos de propagação são definidos como: 
 
o tPLH: tempo de retardo correspondente à passagem do nível lógico 0 
para o nível lógico 1 (BAIXO para ALTO). 
 
o tPHL: tempo de retardo correspondente à passagem do nível lógico 1 
para o nível lógico 0 (ALTO para BAIXO). 
 
o tTHL: tempo de transição padrão do nível lógico 1 para o nível lógico 0 
(ALTO para BAIXO). 
 
o tTLH: tempo de transição padrão do nível lógico 0 para o nível lógico 1 
(BAIXO para ALTO). 
 
A Figura 1.7 mostra em detalhes como ocorre o atraso de propagação. 
 
 
Figura 1.7. Atraso de propagação (Porta NOT). 
 
Em que tr é tempo de subida (medido de 10% a 90% do valor de nível alto) e tf é o 
tempo de descida (medido de 90% a 10% do valor de nível baixo). O tempo de 
 
ENTRADA 
(INPUT) 
SAÍDA 
(OUTPUT) 
 
propagação médio de uma porta (tP) pode ser calculado pela média aritmética dos 
tempos de propagação: 
 𝑡𝑃 =
𝑡𝑃𝐻𝐿 + 𝑡𝑃𝐿𝐻
2
 (2.3) 
 
 Frequência máxima de operação: há sempre o risco de um CI operar acima 
de sua frequência máxima suportada. Portanto, deve-se estar atento à 
frequência máxima de cada CI utilizado. 
 
 Margem de ruído: picos de corrente elétrica e campos magnéticos podem 
induzir tensões nas conexões existentes entre os circuitos lógicos. Tais sinais, 
indesejados e espúrios, são denominados ruído. A imunidade ao ruído de um 
circuito lógico é referente à capacidade deste circuito tolerar tensões geradas 
por ruído em suas entradas, sem alterar o seu funcionamento. A quantidade 
medida de imunidade ao ruído é denominadamargem de ruído. 
 
o Margem de ruído para o nível alto VNH: 𝑉𝑁𝐻 = 𝑉𝑂𝐻 − 𝑉𝐼𝐻 
 
o Margem de ruído para o nível baixo VNL: 𝑉𝑁𝐿 = 𝑉𝐼𝐿 − 𝑉𝑂𝐿 
 
Figura 1.8. Margem de ruído nos circuitos TTL. 
 
Observações: 
 
1. As margens de ruído consideradas acima são Margens de Ruído DC. Para se considerar 
uma Margem de Ruído AC, deve-se admitir um ruído muito incomum, o de altíssima 
frequência (≈ 𝐺𝐻𝑧). Visto que a velocidade de transição das portas é muito alta, logo, 
sinais de período em torno de 1s, para os referidos circuitos, pode ser considerado 
um sinal DC. 
Níveis aceitáveis para sinais de 
entrada em portas TTL 
Níveis aceitáveis para sinais de 
saída em portas TTL 
 
2. Observe que a margem de ruído em nível lógico baixo é menor, logo, deve se tomar 
um cuidado especial com o aterramento de circuitos digitais, principalmente os que 
operam em alta frequência. 
3. Quando não desejamos utilizar uma determinada entrada de um circuito TTL é 
necessário seguir os procedimentos apresentados na Figura 1.9 a seguir: 
 
Figura 1.9. Formas corretas de manter uma porta que não é utilizada. 
Na Figura 1.9, a primeira sugestão é manter a entrada desconectada (em flutuação), 
que devido à forma de construção dos circuitos TTL’s se comporta como sendo nível 
lógico 1. Essa é opção é muito prática, todavia desaconselhável, uma vez que as 
entradas desconectadas poderão captar sinais espúrios, como uma antena. 
A segunda sugestão é a mais aconselhável, conectando-se uma tensão de +5V por 
meio de um resistor de 1k, garantindo o nível lógico 1. Nessa configuração, o resistor 
desempenha um papel de proteção para entrada, caso haja correntes elevadas devido 
aos picos de tensão comumente encontrados na alimentação. 
A terceira sugestão apresenta a entrada não utilizada conectada a uma das entradas 
em uso. Contudo, é necessário ter cuidado com esta configuração, no que se refere ao 
fan-out do circuito acoplado a esta entrada. 
 
3. ESTUDO E LEITURAS COMPLEMENTARES 
Agora você já é capaz de interpretar melhor as folhas de especificações de CI’s. 
Procure consultar os sites: 
http://www.alldatasheet.com 
http://www.datasheetcatalog.com/ 
http://www.datasheetarchive.com/ 
Escolha alguns part number de famílias diferentes, e.g., 74HCT86, 74AS86, etc. e 
tente ver as diferenças principais entre eles. 
http://www.alldatasheet.com/
http://www.datasheetcatalog.com/
http://www.datasheetarchive.com/
 
4. REFERÊNCIAS 
TOCCI, R. J.; WIDMER, N. S. Sistemas Digitais: Princípios e Aplicações. 10°. 
Edição. Editora Pearson, São Paulo, SP, 2000. 
GARCIA, P. A.; MARTINI, J. S. C. Eletrônica Digital: Teoria e Laboratório. 1ª. 
Edição. Editora Érica, São Paulo, SP, 2006. 
WEKERLY, J. F. Digital Design - Principles and Practices, 3rd Edition. John F. 
Wekerly. 1999. 
BRAGA, A. P.; PARMA, G. G. Notas de Aulas Práticas do Curso de Laboratório de 
Sistemas Digitais, Escola de Engenharia, UFMG. 2006.