AV Organização e Arquitetura de Computadores Estácio

Prévia do material em texto

Avaliação AV
 
 
202104281986 EAD MÉIER - RJ
 avalie seus conhecimentos
 RETORNAR À AVALIAÇÃO
Disciplina: EEX0008 - ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES Período: 2021.2 EAD (GT) / AV
 
 ATENÇÃO
1. Veja abaixo, todas as suas respostas gravadas no nosso banco de dados.
2. Caso você queira voltar à prova clique no botão "Retornar à Avaliação".
 
 1a Questão (Ref.: 202108204701)
Uma tecnologia que alterou drasticamente os computadores foi o Circuito Integrado. A grande vantagem dessa
tecnologia é:
Novas funções no circuito.
Redução do barulho na operação do circuito.
Diminuição do consumo de energia do circuito.
Diminuição de tamanho do circuito.
Aumento da ventilação no circuito.
 
 2a Questão (Ref.: 202108217414)
Com o crescimento da internet, foi necessário criar um sistema de endereçamento para que se enviassem os
datagramas ao destino correto. Originalmente, era chamado apenas de endereço IP, mas, hoje, chama-se
Ipv4.
Assinale a opção que representa um endereço IP válido:
312.0.255.100
925
8.8.4.4
200.100.30.25.42
8.8.44
 
 3a Questão (Ref.: 202108217439)
Os processadores funcionam através de ordens simples e básicas, tais como:
Efetuar a soma de dois números.
AV NOTA 10**
COM SIMULADO
ATENÇÃO!! >> Tirei 10 com essas respostas, mas possoter errado até duas questões, pois tenho
dois pontos do simulado! Cuidado!
javascript:voltar_avaliacoes()
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3894517\n\nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3907230\n\nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3907255\n\nStatus da quest%C3%A3o: Liberada para Uso.');
Mover um dado de um local para outro.
Adicionar 1 ao valor do número.
Transferir 1 byte de dados da memória para uma porta de saída.
Essas ordens são transmitidas ao hardware para serem interpretadas e executadas por meio de sinais
elétricos que representam o bit 0 ou o bit 1, que chamamos formalmente de:
Combinação.
Junção.
Atuação.
Instrução.
Arrumação.
 
 4a Questão (Ref.: 202108217466)
A estrutura de informações nas linguagens dos humanos segue esta ordem de formação:
 
CARACTERE → PALAVRA → FRASES
 
Da mesma forma, a estrutura de informações nas linguagens dos computadores segue, respectivamente, a
equivalente ordem de formação:
Banco de Dados → Arquivo → Registro
Registro → Arquivo → Byte
Byte → Bit → Arquivo
Palavra → Bit → Byte
Bit → Byte → Palavra
 
 5a Questão (Ref.: 202108217755)
Suponha que, para efeitos de aprendizagem em arquitetura de computadores (ignorando vários detalhes de
implementação), você decidiu criar uma representação de conjunto de instruções hipotético muito simples e
limitado para operações aritméticas de inteiros positivos com dois operandos, de um processador de 4 bits,
cuja palavra de dados é de 4 bits.
É gasto 1 ciclo de instrução para cada palavra, e a quantidade de ciclos para execução de uma determinada
instrução (operadores e operandos) é igual à quantidade de palavras dessa instrução.
O conjunto de instruções está representado a seguir:
Código Instrução
0000 Número 0
0001 Número 1
0010 Número 2
0011 Número 3
0100 Número 4
0101 Número 5
0110 Número 6
0111 Número 7
1000 Número 8
1001 Número 9
1010 Somar
1011 Subtrair
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3907282\n\nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3907571\n\nStatus da quest%C3%A3o: Liberada para Uso.');
Código Instrução
1100 Multiplicar
1101 Divisão inteira
1110 Resto da divisão
1111 Notificação de erro
Qual é o resultado em binário da operação 1101 1001 0100?
0011
0001
0100
0010
0101
 
 6a Questão (Ref.: 202108217855)
Em relação à classificação das arquiteturas paralelas definida como Taxonomia de Flynn, em uma delas é
tratada a execução síncrona de instrução para todos os dados, correspondendo ao caso das arquiteturas
vetoriais. A afirmação acima está relacionada a qual das classes definidas por Flynn?
DISM
SISD
SIMD
MIMD
MISD
 
 7a Questão (Ref.: 202108217853)
Para uma determinada porta lógica, que possui duas entradas, X e Y. Quando X e Y são 0 a saída é 0. Quando
X e Y são 1 a saída também é 0. Qual é a porta lógica que possui esta Tabela Verdade?
NAND
XOR
NOR
AND
OR
 
 8a Questão (Ref.: 202108217860)
Com relação a processadores, considere as afirmativas a seguir:
 
I. Arquiteturas superescalares podem executar instruções concorrentemente
em pipelines diferentes.
II. O superpipeline permite a execução de duas tarefas em um único ciclo de
clock do processador.
III. Multiprocessadores simétricos compartilham a utilização da memória
principal.
IV. A utilização de uma memória cache L2 compartilhada em processadores
multicore é vantajosa em threads que possuem alta localidade.
Assinale a alternativa correta:
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3907671\n\nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3907669\n\nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3907676\n\nStatus da quest%C3%A3o: Liberada para Uso.');
Somente as afirmativas I e IV são corretas.
Somente as afirmativas III e IV são corretas.
Somente as afirmativas II, III e IV são corretas.
Somente as afirmativas I e II são corretas.
Somente as afirmativas I, II e III são corretas.
 
 9a Questão (Ref.: 202108218520)
Comparando as arquiteturas CISC e RISC, podemos afirmar que:
As operações de ambas visam sempre acesso à memória.
A arquitetura CISC tem um pipeline mais eficiente.
A arquitetura RISC utiliza micro programa para decodificar instruções.
A arquitetura RISC provê mais instruções.
O maior número de registradores está na arquitetura RISC.
 
 10a Questão (Ref.: 202108218505)
Selecione o processador que segue a arquitetura RISC dentre os processadores teóricos cujas especificações
técnicas são apresentadas a seguir:
Processador E: 4 registradores, 64 instruções de 2 a 4 bytes de tamanho.
Processador C: 8 registradores, 32 instruções de 2 a 5 bytes de tamanho.
Processador B: 8 registradores, 128 instruções de 4 a 7 bytes de tamanho.
Processador D: 16 registradores, 30 instruções de 4 bytes de tamanho.
Processador A: 16 registradores, 30 instruções de 2 a 4 bytes de tamanho.
 
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3908336\n\nStatus da quest%C3%A3o: Liberada para Uso.');
javascript:alert('C%C3%B3digo da quest%C3%A3o: 3908321\n\nStatus da quest%C3%A3o: Liberada para Uso.');