Dadas as seguintes sentenças sobre máquinas de estados em VHDL: I – A transição de estados é comandada por uma entrada de clock. II – Na máquina de...

Dadas as seguintes sentenças sobre máquinas de estados em VHDL: I – A transição de estados é comandada por uma entrada de clock. II – Na máquina de Mealy o valor da saída depende exclusivamente do estado atual. III – Na máquina de Moore o valor de saída é indicado no arco (seta). IV – A implementação se dá em uma estrutura sequencial PROCESS. V – Os sinais de inicialização assíncrona devem estar na lista de sensibilidade do PROCESS. Marque a alternativa que contém apenas as sentenças corretas.

I – A transição de estados é comandada por uma entrada de clock.
II – Na máquina de Mealy o valor da saída depende exclusivamente do estado atual.
III – Na máquina de Moore o valor de saída é indicado no arco (seta).
IV – A implementação se dá em uma estrutura sequencial PROCESS.
V – Os sinais de inicialização assíncrona devem estar na lista de sensibilidade do PROCESS.
A – I, II e III, somente.
B – I, II e IV, somente.
C – II, III e V, somente.
D – I, III e V, somente.
E – I, IV e V, somente.