Para o circuito do Latch SR composto por 2 NAND, supondo estado anterior Q = 1, o resultado após R = 1 e S = 0 é um estado ilegal ou inválido. Isso ocorre porque a entrada R = 1 e S = 0 faz com que as duas saídas do circuito sejam 1, o que não é permitido no Latch SR.
0
0
Faça como milhares de estudantes: teste grátis o Passei Direto
Compartilhar