Logo Passei Direto
Buscar

Lógica de Programação

Outros
Questão 4/10 - Lógica Programável Dado uma unidade lógica e aritmética (ULA) de 3 bits de controle implementada em VHDL, em que as 4 primeiras operações são lógicas e as últimas 4 operações são aritméticas, considerando uma contagem de 000 a 111 na sua tabela verdade. O bit de entrada de controle que define se a operação é lógica ou aritmética é o:

A LSB
B MSB
C USB
D OSB
E ASB
User badge image
Aprimorando com Questões

há 2 anos

User badge image
Aprimorando com Questões

há 2 anos

Lógica Programável em VHDL
16 pág.

Lógica Programável em VHDL

Respostas

User badge image

Ed Verified user icon

há 2 anos

Para resolver essa questão, precisamos entender como os bits de controle funcionam em uma ULA (Unidade Lógica e Aritmética) de 3 bits. - Os 3 bits de controle podem representar 8 combinações diferentes (de 000 a 111). - Se as 4 primeiras operações são lógicas e as 4 últimas são aritméticas, isso sugere que a operação lógica ocorre quando os 3 bits de controle estão entre 000 e 011, e a operação aritmética ocorre quando os bits estão entre 100 e 111. O bit que define se a operação é lógica ou aritmética é o bit mais significativo (MSB), pois ele muda a categoria da operação (de 0 para lógica e de 1 para aritmética). Analisando as alternativas: A) LSB - Este é o bit menos significativo, que não define a categoria. B) MSB - Este é o bit mais significativo, que define se a operação é lógica ou aritmética. C) USB - Não é uma terminologia padrão. D) OSB - Não é uma terminologia padrão. E) ASB - Não é uma terminologia padrão. Portanto, a alternativa correta é: B) MSB.

Essa resposta te ajudou?

0
Dislike0

Ainda não achou a resposta?

  • Integrado com os principais modelos de IA do mercado
  • Respostas em segundos
  • IA treinada para estudantes brasileiros.
PasseIA logoEvolua sua forma de estudar

Cadastre-se ou realize login

Ainda com dúvidas?

Envie uma pergunta e tenha sua dúvida de estudo respondida!

Essa pergunta também está no material:

Lógica Programável em VHDL
16 pág.

Lógica Programável em VHDL

Mais perguntas desse material

Questão 1/10 - Lógica Programável É possível implementar em VHDL a geração de estímulos para a realização de teste independente da ferramenta de simulação. Para gerar sinais aleatórios como estímulos em região de código sequencial utiliza-se o comando:

A UNTIL
B WAIT
C AFTER
D FOR
E WHEN

Questão 2/10 - Lógica Programável Para a realização de testes em VHDL é possível gerar formas de onda para estimular uma entidade. Os estímulos de teste são armazenados em um vetor declarado como constante cujos elementos são do tipo:

A ARRAY
B VECTOR
C COMPOSITE
D RECORD
E SCALAR

Questão 3/10 - Lógica Programável Sobre circuitos codificadores/decodificadores e multiplexadores em VHDL. Dadas as seguintes sentenças: I – O codificador de prioridade pode ser implementado com construção WHEN ELSE, utilizando código concorrente. II – O codificador de prioridade pode ser implementado com construção WITH SELECT, utilizando código sequencial. III – Um multiplexador de 4 entradas com 4 bits cada, considerando o uso do tipo BIT_VECTOR, declara cada uma das suas entradas de dados da seguinte forma: IN BIT_VECTOR (4 DOWNTO 0). IV – Considerando um decodificador BCD para 7 segmentos para um display anodo comum, cuja saída é dada na seguinte ordem: hgfedcba. Para mostrar o dígito decimal 4 com o ponto decimal, o código binário na saída do decodificador é 00011001. Quanto à veracidade dessas sentenças, marque a alternativa correta:

A V, F, V, V
B V, V, F, F
C F, V, V, V
D F, F, V, V
E V, F, F, V

O NIOS II é o processador software core da Altera. O nome do seu barramento interno que interliga todos os seus componentes é:

A Altera Switch Fabric
B Quartus Switch Fabric
C Avalon Switch Fabric

Sobre geradores de sinais em VHDL: I – Um gerador de sinal arbitrário com máquina de estados necessita de 2 processos (PROCESS) para sua implementação em código sequencial. II – Um gerador de sinal arbitrário sem máquina de estados é implementado em código concorrente. III – Um monoestável carrega um contador decrescente que mantém a saída em nível alto enquanto o contador não chega em zero. Está(ão) correta(s) apenas:

A I e II
B I e III
C II e III
D II
E III

Sobre a operação do microprocessador VHDL apresentado na Aula Teórica 6. Dadas as seguintes sentenças: I – Algumas instruções são divididas em dois passos, como a instrução LDiA,n. II – O registrador Ir armazena a instrução que foi obtida no ciclo de escrita. III – Na instrução LDiA,n o primeiro passo é ler o dado do endereço formado por Pg&Ir[3..0] e armazenar no registrador Aux. IV – O registrador St é semelhante ao Pc, mas usado para sub-rotinas. Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta:

A V, F, V, V
B F, V, V, V
C F, F, V, V
D V, V, F, F
E V, F, F, V

Registradores de deslocamento em VHDL realizam a transferência de dados, podendo realizar conversões de dados em formato serial e paralelo. Considerando o uso de vetores para descrever os dados, em um registrador de entrada serial e saída serial a operação que realiza o deslocamento de dados é:


A divisão
B subtração
C multiplicação
D concatenação
E negação

Os dados armazenados na memória ROM em VHDL são definidos na arquitetura da entidade na região de declarações, antes da palavra reservada BEGIN. A classe de objetos utilizada para definir o número de endereços e armazenar os dados na memória ROM é:


A VARIABLE
B CONSTANT
C GENERIC
D SIGNAL
E FILE

Para a realização de testes em VHDL é possível gerar formas de onda para estimular uma entidade. Os estímulos de teste são armazenados em um vetor declarado como constante cujos elementos são do tipo:


A ARRAY
B VECTOR
C COMPOSITE
D RECORD
E SCALAR

Mais conteúdos dessa disciplina