Baixe o app para aproveitar ainda mais
Prévia do material em texto
18/11/2021 20:08 Comentários https://sereduc.blackboard.com/ultra/courses/_74246_1/grades/assessment/_4394807_1/overview/attempt/_15615251_1/review/inline-feedback?… 1/8 Conteúdo do exercício Ocultar opções de resposta Avaliação On-Line 2 (AOL 2) - Questionário Douglas Terencio de Menezes San… Pergunta 1 -- /1 Leia o excerto a seguir: “O latch RS (RESET-SET) é considerado um elemento de memória simples (ou módulo básico de memorização) com capacidade de armazenamento temporário de um bit.” Fonte: FLOYD, T. L. Sistemas digitais: fundamentos e aplicações. 9. ed. reV. e ampl. Porto Alegre: Bookman, 2007. p. 3885. Considerando essas informações e o conteúdo estudado sobre circuitos sequenciais, pode-se dizer que, no latch: a entrada SET configura a saída Q para o nível lógico 0 e a entrada RESET limpa a saída Q para o nível lógico 0. a entrada SET configura a saída Q para o nível lógico 1 e a entrada RESET limpa a saída Q para o nível lógico 1. Resposta correta a entrada SET configura a saída Q para o nível lógico 1 e a entrada RESET limpa a saída Q para o nível lógico 0. 10/10 Nota final Enviado: 17/11/21 21:33 (UTC-3) 18/11/2021 20:08 Comentários https://sereduc.blackboard.com/ultra/courses/_74246_1/grades/assessment/_4394807_1/overview/attempt/_15615251_1/review/inline-feedback?… 2/8 Ocultar opções de resposta a entrada SET configura a saída Q para o nível lógico 0 e a entrada RESET limpa a saída Q para o nível lógico 1. a entrada RESET configura a saída Q para o nível lógico 1 e a entrada SET limpa a saída Q para o nível lógico 0. Pergunta 2 -- /1 O flip-flop JK Mestre-Escravo (Master-Slave) é constituído por dois flip-flops JK com sinais de clock invertidos (um com relação ao outro) por meio de uma porta lógica inversora (porta NOT). Com base no trecho acima, bem como de acordo com as características operacionais do flip-flop JK mestre-escravo, analise as afirmativas a seguir: I. O flip-flop JK mestre-escravo foi desenvolvido para resolver uma condição indesejada no flip-flop JK. II. O flip-flop JK mestre-escravo é constituído por dois flip-flops RS com sinais de clock invertidos. III. No flip-flop JK mestre-escravo, com J = 0 e K = 0, a saída mantém-se igual ao período anterior (mantém Q). IV. No flip-flop JK mestre-escravo, quando J = 1 e K = 0, a saída terá nível lógico igual a 1. Está correto apenas o que se afirma em: Resposta corretaI, III e IV. I e III. III e IV. I, II e IV. II e III. Pergunta 3 -- /1 Leia o excerto a seguir: 18/11/2021 20:08 Comentários https://sereduc.blackboard.com/ultra/courses/_74246_1/grades/assessment/_4394807_1/overview/attempt/_15615251_1/review/inline-feedback?… 3/8 Ocultar opções de resposta Ocultar opções de resposta “O flip-flop é um elemento de memória biestável síncrono. Ou seja, a variável de saída muda de estado somente quando ocorre o disparo do clock na entrada. Portanto, o flip-flop tem a função de busca e armazenamento de dados (estado lógico 0 ou 1) do estado anterior para que este seja calculado e utilizado para o próximo estado (estado atual).” Fonte: FLOYD, T. L. Sistemas digitais: fundamentos e aplicações. 9. ed. reV. e ampl. Porto Alegre: Bookman, 2007. p. 394. Considerando essas informações e o conteúdo estudado sobre circuitos sequenciais, pode-se afirmar, a respeito do flip-flop, que: são também conhecidos como multivibradores estáveis, sendo encontrados nos computadores e na construção de registradores e contadores digitais. Resposta correta são também conhecidos como multivibradores biestáveis, sendo encontrados nos computadores e na construção de registradores e contadores digitais. são também conhecidos como multivibradores biestáveis, sendo encontrados nas fontes de alimentação dos computadores. são também conhecidos como multivibradores biastáveis, sendo encontrados nos computadores e na construção de registradores e contadores digitais. são também conhecidos como vibradores biestáveis, sendo encontrados nos computadores e na construção de registradores e contadores digitais. Pergunta 4 -- /1 Os Controladores Lógicos Programáveis (Programmable Logic Controller), também conhecidos como CLPs, são equipamentos utilizados nas indústrias de manufatura devido à versatilidade nas funções de controle. Também são imunes a ruídos eletromagnéticos e resistentes as vibrações, além de proporcionarem agilidade nos processos de comunicação e de processamento de dados/informações. Considerando essas informações e o conteúdo estudado sobre controladores lógicos programáveis, pode-se afirmar que os CLPs são constituídos de: Resposta correta dispositivos de entrada/saída de dados, componentes de processamento e armazenamento, barramentos, chips e softwares de programação. dispositivos de entrada e saída de dados, barramentos e chips. 18/11/2021 20:08 Comentários https://sereduc.blackboard.com/ultra/courses/_74246_1/grades/assessment/_4394807_1/overview/attempt/_15615251_1/review/inline-feedback?… 4/8 Ocultar opções de resposta dispositivos armazenadores de informações, barramentos e dispositivos lógicos. dispositivos de entrada e saída de dados, componentes de armazenamento e memórias. dispositivos de entrada e saída de dados, bem como barramentos de dados. Pergunta 5 -- /1 Leia o excerto a seguir: “A figura a seguir apresenta um contador binário assíncrono de 2 bits. Analisando o contador, podemos verificar que o pulso (sinal) de clock (CLK) é aplicado apenas no primeiro módulo (flip-flop – FF0). Já o segundo módulo (flip-flop – FF1) é disparado pela saída Q ´_o do módulo anterior (FF0). O módulo FF0 muda de estado (nível lógico) na borda positiva de cada pulso de clock. Por outro lado, o módulo FF1 altera o seu nível lógico quando for disparado por uma transição positiva da saída do FF0.” Fonte: FLOYD, T. L. Sistemas digitais: fundamentos e aplicações. 9. ed. reV. e ampl. Porto Alegre: Bookman, 2007. p. 444. (Adaptado.) Considerando as informações apresentas e a Figura do contador binário assíncrono de 2 bits, pode-se afirmar que: QUESTÃO 10 ELETRONICA.PNG a entrada de clock (pulso de clock) é conectada a todos os módulos de forma que eles recebam o sinal simultaneamente quando aplicamos o primeiro pulso de clock, FF0 comuta e Q0 para o nível lógico 1. Resposta correta as transições entre o sinal de clock (CLK) e a saída do stack Q subscript degree with dot on top o do módulo anterior (FF0) não se alteram ao mesmo tempo. as transições entre o sinal de clock (CLK) e a saída do Q ´_o do módulo anterior (FF1) não se alteram ao mesmo tempo. quando aplicamos o primeiro pulso de clock, FF1 comuta e stack Q subscript degree with dot on top ara o nível lógico 1. 18/11/2021 20:08 Comentários https://sereduc.blackboard.com/ultra/courses/_74246_1/grades/assessment/_4394807_1/overview/attempt/_15615251_1/review/inline-feedback?… 5/8 Ocultar opções de resposta Pergunta 6 -- /1 É importante ressaltar que o sentido de deslocamento dos dados pode ocorrer tanto para a direita quanto para a esquerda, caracterizando, dessa forma, os registradores de deslocamento para a direita e para a esquerda, respectivamente. Observe a figura a seguir: A partir dessas informações e do conteúdo estudado sobre os registradores de deslocamento, e considerando a figura apresentada, é possível ressaltar que: QUESTÃO 12 ELETRONICA.PNG o registrador de deslocamento apresentado na figura tem entrada série, saída paralela e é um registrador de deslocamento para a esquerda. Resposta correta o registrador de deslocamento apresentado na figura tem entrada série, saída paralela e é um registrador de deslocamento para a direita. o registrador de deslocamento apresentado na figura tem entrada paralela, saída paralela e é um registrador de deslocamento para a direita. o registrador de deslocamento apresentado na figura tem entrada série, saída série e é um registrador de deslocamento para a direita. o registrador de deslocamento apresentado na figura tem entrada série,saída série e é um registrador de deslocamento para a direita. Pergunta 7 -- /1 Leia o excerto a seguir: “As entradas S e R do flip-flop SR são denominadas entradas síncronas porque os dados nessas entradas são transferidos para a saída do flip-flop apenas na borda de disparo do pulso de clock.” 18/11/2021 20:08 Comentários https://sereduc.blackboard.com/ultra/courses/_74246_1/grades/assessment/_4394807_1/overview/attempt/_15615251_1/review/inline-feedback?… 6/8 Ocultar opções de resposta Ocultar opções de resposta Fonte: FLOYD, T. L. Sistemas digitais: fundamentos e aplicações. 9. ed. reV. e ampl. Porto Alegre: Bookman, 2007. p.395. Tendo em vista que os flip-flops são muito utilizados em sistemas e circuitos digitais, e considerando o conteúdo estudado sobre flip-flops, analise as afirmativas a seguir: I. O flip-flop RS é um emento biestável síncrono básico. II. O flip-flop RS é composto por 4 (quatro) portas lógicas NAND. III. O flip-flop RS é composto por 5 (cinco) portas lógicas NAND. IV. No flip-flop RS, quando SET = 0 e RESET = 0, as saídas Q e Q ´ terão níveis lógicos alterados Está correto apenas o que se afirma em: Resposta corretaI e II. I, III e IV. II, III e IV. I, II e III. II e IV. Pergunta 8 -- /1 O flip-flop JK foi desenvolvido para resolver o problema do estado ambíguo, ou seja, quando as entradas J e K forem iguais ao nível lógico 1. Dessa forma, esse tipo de flip-flop é muito utilizado em projetos lógicos e circuitos que contemplam aplicações da eletrônica digital. Considerando essas informações, bem como as características operacionais do flip-flop JK, analise as afirmativas a seguir e assinale V para a(s) verdadeira(s) e F para a(s) falsa(s). I. ( ) O funcionamento do flip-flop JK é semelhante ao flip-flop RS. II. ( ) Quando o flip-flop JK está em modo de comutação (transição), isto é, quando existe variação do clock, o valor armazenado no flip-flop será alternado se as entradas J e K forem ambas iguais a 1. III. ( ) Quando J tiver nível lógico 1 e K nível lógico 0, a saída será igual a 0. IV. ( ) Quando J tiver nível lógico 0 e K nível lógico 1, a saída será igual a 1. Agora, assinale a alternativa que apresenta a sequência correta: V, F, F, F. F, V, V, V. 18/11/2021 20:08 Comentários https://sereduc.blackboard.com/ultra/courses/_74246_1/grades/assessment/_4394807_1/overview/attempt/_15615251_1/review/inline-feedback?… 7/8 Ocultar opções de resposta F, F, V, V. Resposta correta V, V, F, F. V, F, F, V. Pergunta 9 -- /1 De acordo com a sua aplicação na área industrial, os CLPs permitem distintas formas de programação, o que facilita a sua utilização nos mais variados sistemas de produção. A partir dessas informações e do conteúdo estudado, é possível dizer que principais aplicações dos CLPs em sistemas industriais são: movimentação de materiais e logística operacional. Resposta correta acionamento de motores, máquinas, sensores, esteiras de movimentação e acionamento de sistemas hidráulicos e pneumáticos. acionamento de motores e máquinas operatrizes. acionamento de tornos mecânicos e movimentação de materiais. operação de sistemas mecânicos e robóticos. Pergunta 10 -- /1 Basicamente, os registradores são utilizados em operações aritméticas de complementação, multiplicação e divisão, em conversão de uma informação série em paralela, bem como em vários outros tipos de circuitos digitais. Com base no trecho apresentado e com os estudos realizados sobre registradores de deslocamento, analise as afirmativas a seguir. 18/11/2021 20:08 Comentários https://sereduc.blackboard.com/ultra/courses/_74246_1/grades/assessment/_4394807_1/overview/attempt/_15615251_1/review/inline-feedback?… 8/8 Ocultar opções de resposta I. Se quisermos obter um registrador de deslocamento para a esquerda, é necessário alterar a ordem dos flip-flops tipo D. II. Se quisermos obter um registrador de deslocamento para a esquerda, é necessário manter a ordem dos flip-flops tipo D. III. O sentido de deslocamento dos dados pode ocorrer tanto para a direita quanto para a esquerda. IV. Na prática, é possível implementarmos 4 (quatro) tipos de registradores, entre eles, destacamos dois tipos: entrada e saída serial e entrada paralela e saída serial. Está correto apenas o que se afirma em: II e III. III e IV. I e III. I, II e III. Resposta corretaI, III e IV.
Compartilhar