apol1_2

Prévia do material em texto

Questão 1/10 - Lógica Programável 
O NIOS II é o processador software core da Altera. 
O nome do seu barramento interno que interliga todos os seus componentes é: 
Nota: 10.0 
 A Altera Switch Fabric 
 B Quartus Switch Fabric 
 C Avalon Switch Fabric 
Você assinalou essa alternativa (C) 
Você acertou! 
Rota6 – Tema2 
 D Avalon Switch Industry 
 E Altera Switch Industry 
 
Questão 2/10 - Lógica Programável 
A memória RAM permite escrita e leitura e sua implementação em VHDL se dá em 
código sequencial. 
Na entidade de uma memória RAM bidirecional o modo que é usado para declarar o 
seu barramento de dados é: 
Nota: 10.0 
 A IN 
 B OUT 
 C BIDIR 
 D INOUT 
Você assinalou essa alternativa (D) 
Você acertou! 
Rota5 – Tema2 
 E BUFFER 
 
Questão 3/10 - Lógica Programável 
Contadores em VHDL podem ser implementados utilizando máquina de estados ou 
utilizando estrutura IF / ELSE sem máquina de estados, sempre utilizando uma 
entrada de clock ativo por borda de subida ou descida. 
No caso do contador utilizando estrutura IF / ELSE sem máquina de estados e que 
permite carregar um valor inicial de contagem, no que diz respeito ao sincronismo 
com o sinal de clock, o reset é __________ e a carga de dados é ____________. 
A opção abaixo que completa corretamente os espaços na ordem em que se 
apresentam é: 
Nota: 10.0 
 A síncrono ; paralela síncrona 
 B assíncrono ; paralela assíncrona 
 C assíncrono ; paralela síncrona 
Você assinalou essa alternativa (C) 
Você acertou! 
Rota4 – Tema3 
 D síncrono ; serial síncrona 
 E assíncrono ; serial síncrona 
 
Questão 4/10 - Lógica Programável 
Os IP cores são blocos de hardware que executam tarefas específicas. 
A tecnologia que possibilita projetar dispositivos FPGA com memória, elementos 
lógicos e um processador IP core em sua arquitetura interna é chamada de: 
Nota: 10.0 
 A SOC 
 B SOPC 
Você assinalou essa alternativa (B) 
Você acertou! 
Rota6 – Tema1 
 C SO 
 D ARM 
 E RISC 
 
Questão 5/10 - Lógica Programável 
É possível implementar em VHDL a geração de estímulos para a realização de teste 
independente da ferramenta de simulação. 
Para gerar sinais aleatórios como estímulos em região de código sequencial utiliza-
se o comando: 
Nota: 0.0Você não pontuou essa questão 
 A UNTIL 
 B WAIT 
Rota5 – Tema4 
 C AFTER 
Você assinalou essa alternativa (C) 
 D FOR 
 E WHEN 
 
Questão 6/10 - Lógica Programável 
Os arquivos em VHDL permitem a troca de dados entre uma entidade e o mundo 
exterior. 
Dadas as seguintes sentenças sobre arquivos: 
I – As operações com arquivos não são sintetizáveis. 
II – O arquivo é sempre declarado como um tipo, iniciando com a palavra-chave TYPE. 
III – Um arquivo binário pode ser fechado apenas por meio do procedimento 
FILE_CLOSE. 
IV – Os arquivos de texto são de execução mais rápida em relação aos arquivos 
binários. 
Quanto à veracidade dessas sentenças, marque a alternativa correta: 
Nota: 10.0 
 A V, F, V, V 
 B F, V, V, V 
 C F, F, V, V 
 D V, V, F, F 
Você assinalou essa alternativa (D) 
Você acertou! 
Rota5 – Tema3 
 E V, F, F, V 
 
Questão 7/10 - Lógica Programável 
Para a realização de testes em VHDL é possível gerar formas de onda para 
estimular uma entidade. 
Os estímulos de teste são armazenados em um vetor declarado como constante cujos 
elementos são do tipo: 
Nota: 10.0 
 A ARRAY 
 B VECTOR 
 C COMPOSITE 
 D RECORD 
Você assinalou essa alternativa (D) 
Você acertou! 
Rota5 – Tema5 
 E SCALAR 
 
Questão 8/10 - Lógica Programável 
Sobre geradores de sinais em VHDL: 
I – Um gerador de sinal arbitrário com máquina de estados necessita de 2 processos 
(PROCESS) para sua implementação em código sequencial. 
II – Um gerador de sinal arbitrário sem máquina de estados é implementado em código 
concorrente. 
III – Um monoestável carrega um contador decrescente que mantém a saída em 
nível alto enquanto o contador não chega em zero. 
Está(ão) correta(s) apenas: 
Nota: 10.0 
 A I e II 
 B I e III 
Você assinalou essa alternativa (B) 
Você acertou! 
Rota4 – Tema5 
 C II e III 
 D II 
 E III 
 
Questão 9/10 - Lógica Programável 
Os dados armazenados na memória ROM em VHDL são definidos na arquitetura da 
entidade na região de declarações, antes da palavra reservada BEGIN. 
A classe de objetos utilizada para definir o número de endereços e armazenar os 
dados na memória ROM é: 
Nota: 10.0 
 A VARIABLE 
 B CONSTANT 
Você assinalou essa alternativa (B) 
Você acertou! 
Rota5 – Tema1 
 C GENERIC 
 D SIGNAL 
 E FILE 
 
Questão 10/10 - Lógica Programável 
Sobre circuitos codificadores/decodificadores e multiplexadores em VHDL. 
 
Dadas as seguintes sentenças: 
I – O codificador de prioridade pode ser implementado com construção WHEN ELSE, 
utilizando código concorrente. 
II – O codificador de prioridade pode ser implementado com construção WITH 
SELECT, utilizando código sequencial. 
III – Um multiplexador de 4 entradas com 4 bits cada, considerando o uso do tipo 
BIT_VECTOR, declara cada uma das suas entradas de dados da seguinte forma: IN 
BIT_VECTOR (4 DOWNTO 0). 
IV – Considerando um decodificador BCD para 7 segmentos para um display 
anodo comum, cuja saída é dada na seguinte ordem: hgfedcba. Para mostrar o 
dígito decimal 4 com o ponto decimal, o código binário na saída do decodificador é 
00011001. 
Quanto à veracidade dessas sentenças, marque a alternativa correta: 
Nota: 10.0 
 A V, F, V, V 
 B V, V, F, F 
 C F, V, V, V 
 D F, F, V, V 
 E V, F, F, V 
Você assinalou essa alternativa (E) 
Você acertou! 
Rota4 – Tema2