Baixe o app para aproveitar ainda mais
Prévia do material em texto
14/12/2022 21:25 N2 (A5): Revisão da tentativa https://ambienteacademico.com.br/mod/quiz/review.php?attempt=1700482&cmid=490417 1/5 Minhas Disciplinas 222RGR0120A - ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES PROVA N2 (A5) N2 (A5) Iniciado em quarta, 14 dez 2022, 21:08 Estado Finalizada Concluída em quarta, 14 dez 2022, 21:25 Tempo empregado 17 minutos 24 segundos Avaliar 10,00 de um máximo de 10,00(100%) Questão 1 Completo Atingiu 1,00 de 1,00 Questão 2 Completo Atingiu 1,00 de 1,00 No modelo RISC tem um conjunto de instruções mais simples. Para que a fabricação deste tipo de processador fosse idealizada, alguns levantamentos e consultas foram feitos para que este conjunto de instruções denominado ISA (Instruction Set Architecture, - Arquitetura de Conjunto de Instruções) fosse projetada” (TANENBAUM, A. S. Organização Estruturada de Computadores. 6. ed. São Paulo: Pearson Prentice Hall, 2013). Das alternativas abaixo, assinale a que descreve corretamente os levantamentos realizados. a. frequência de uso das operações: neste tipo é permitido que o sistema de memória tenha um tamanho mecanismos associados ao banco de registradores e memória cache. b. frequência de uso dos operandos: o índice permitiu consolidar quais operações necessitariam mais otimizações e como �caria o relacionamento do processador com o sistema de memória. c. frequência de uso das memórias: essa métrica permitiu que o sistema de memória fosse projetado, incluindo a estimativa de tamanho e os mecanismos associados ao número de módulos. d. sequência de execução das instruções: neste tipo de métrica que foi levada em consideração a análise da sequência permitiu um estudo mais aprofundado da estrutura do pipeline. e. frequência de uso do processador: essa métrica permitiu que o sistema de processador fosse projetado, incluindo a estimativa de velocidade e os mecanismos associados ao banco de registradores. Manipular um módulo de E/S através da forma de E/S programada consiste em maior consumo computacional PORQUE Existe um evento que �ca no aguardo de espera, sem processamento efetivo. Analisando as a�rmações acima, conclui-se que: a. As duas a�rmações são verdadeiras, e a segunda justi�ca a primeira. b. a primeira a�rmação é falsa, e a segunda é verdadeira. c. a primeira a�rmação é verdadeira, e a segunda é falsa. d. as duas a�rmações são verdadeiras, e a segunda não justi�ca a primeira. e. as duas a�rmações são falsas. Guia Digital Carreiras e Internacionalização NAP CPA Responsabilidade Socioambiental https://ambienteacademico.com.br/my/ https://ambienteacademico.com.br/course/view.php?id=17796 https://ambienteacademico.com.br/course/view.php?id=17796§ion=7 https://ambienteacademico.com.br/mod/quiz/view.php?id=490417 https://codely-fmu-content.s3.amazonaws.com/Moodle/GuiaDigital/Guia+digital/index.html https://informa.fmu.br/carreiras/ https://codely-fmu-content.s3.amazonaws.com/Moodle/NAP/inicial/nap/fmu/index.html https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html https://portal.fmu.br/sustentabilidade 14/12/2022 21:25 N2 (A5): Revisão da tentativa https://ambienteacademico.com.br/mod/quiz/review.php?attempt=1700482&cmid=490417 2/5 Questão 3 Completo Atingiu 1,00 de 1,00 Questão 4 Completo Atingiu 1,00 de 1,00 As memórias são um elemento da arquitetura de computadores, com uma grande variedade de tipos disponíveis. Como têm o objetivo no sistema computacional de realizar armazenamento e recuperação das informações, é preciso associar um tipo adequado à sua ação. Para tanto, classifica-se em termos de unidade de transferência, método de acesso, desempenho e tecnologia da informação. STALLINGS, W. Arquitetura e organização de computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010. Das alternativas abaixo, assinale a que descreve sobre os tipos de método de acesso. a. Acesso sequencial: para ter a informação, devemos percorrer, aleatoriamente, todos os registros anteriores até chegarmos ao demandado. b. Acesso direto: posicionar o ponto de leitura e gravação em uma região especí�ca para realizar um acesso sequencial dentro dessa região. c. Acesso indireto: posicionar o ponto de leitura e gravação em uma região especí�ca para realizar um acesso sequencial dentro dessa região. d. Acesso aleatório: para ter a informação, devemos percorrer, sequencialmente, todos os registros anteriores até chegarmos ao demandado. e. Memória associativa: a busca é realizada de forma serial em todas as linhas, comparando-se com um padrão de bits que a representa. Na arquitetura de computadores, apesar de a memória ser utilizada para armazenamento e recuperação de informação, existe uma hierarquia associada aos vários tipos de memória existentes no sistema computacional e, por consequência, vários tipos envolvidos para apoio a ações que precisam ser realizadas. TANENBAUM, A. S. Organização estruturada de computadores. 6. ed. São Paulo: Pearson Prentice Hall, 2013. Das alternativas abaixo, assinale a que descreve as características da hierarquia de memória. a. Memória principal: componente de memória responsável por conter os processos em parada de execução dentro do processador. b. Memória secundária: representa o nível mais baixo da memória por estar localizada em processador de tecnologia mais lenta. c. Memória externa: representa o nível mais rápido da memória por utilizar os barramentos para levar a informação. d. Memória cache: por se tratar de uma memória de alta velocidade, tem como objetivo diminuir os acessos à memória principal. e. Registradores: são os elementos de memória internamente ao chipset secundário, baseados em componentes semicondutores. Guia Digital Carreiras e Internacionalização NAP CPA Responsabilidade Socioambiental https://codely-fmu-content.s3.amazonaws.com/Moodle/GuiaDigital/Guia+digital/index.html https://informa.fmu.br/carreiras/ https://codely-fmu-content.s3.amazonaws.com/Moodle/NAP/inicial/nap/fmu/index.html https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html https://portal.fmu.br/sustentabilidade 14/12/2022 21:25 N2 (A5): Revisão da tentativa https://ambienteacademico.com.br/mod/quiz/review.php?attempt=1700482&cmid=490417 3/5 Questão 5 Completo Atingiu 1,00 de 1,00 Questão 6 Completo Atingiu 1,00 de 1,00 Existe uma ascensão em relação ao uso de paralelismo nos computadores, desde a introdução do pipeline, que representa um pseudoparalelismo, seguindo com a incorporação da superescalaridade, pelo paralelismo para dentro dos processadores, tudo para ter uma melhora em termos de otimização (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). Considerando a tendência de sair do limite de uso do paralelismo em nível de instrução, o uso a nível de threads e de núcleos, avalie as a�rmações a seguir. I. com o nível de threads, o processador tem condições de escalonar threads na ocorrência de con�itos no pipeline. II. um escalonamento em nível de hardware, torna-se muito menos e�ciente, se compararmos com o escalonamento realizado pelo sistema operacional. III. o paralelismo em nível de núcleos, incorpora a ideia das máquinas multiprocessadores, sendo cada núcleo independente. IV. o uso de processadores vetoriais consiste em um modelo com execução em série, dotado de pipeline, do tipo SIMD. V. quando não se limita às abstrações arquiteturais, existe o paralelismo em nível de aplicações, por exemplo, o paralelismo em nível de dados. Agora, assinale a alternativa com os itens corretos das tendências em nível de paralelismo. a. I, II, IV e V. b. I, III e V. c. I, III e IV. d. II, IV e V. e. I, II e III. Na arquitetura de computadores, entre os tipos de memória utilizados, a memória cache tem a função de manipular blocos de informação e, assim, utiliza modelo de mapeamento para localizar esse bloco dentro dessa cache e, assim, tentar agilizar a recuperação da informação, dando mais rapidez ao sistemacomputacional. STALLINGS, W. Arquitetura e organização de computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010. Considerando o tipo de fluxo que a cache utiliza em seu gerenciamento, avalie as afirmações a seguir. I. Ao receber a demanda, todos os circuitos realizam a comparação do valor recebido do processador com todos os conteúdos localizados no campo “tag”. II. O comparador que retornar “true” como resultado da comparação envia um sinal a um circuito de seleção para que o campo “valor” seja acessado. III. Com o conteúdo válido, é despachado para o processador, denotando, nesse caso, o evento “hit” (hit = conteúdo encontrado na cache). IV. Se a informação de leitura precisa ser gravada e caso exista alguma posição vaga, escreve-se o item nessa posição que foi encontrada livre. V. Se a informação de leitura precisa ser gravada não encontra uma área livre, executa-se a política de troca de bloco. Agora, assinale a alternativa que apresente as informações corretas sobre o procedimento utilizado pela cache para leitura da informação. a. I, II e III. b. III, IV e V. c. I, II, IV e V. d. I, III e V. e. II, III e IV. Guia Digital Carreiras e Internacionalização NAP CPA Responsabilidade Socioambiental https://codely-fmu-content.s3.amazonaws.com/Moodle/GuiaDigital/Guia+digital/index.html https://informa.fmu.br/carreiras/ https://codely-fmu-content.s3.amazonaws.com/Moodle/NAP/inicial/nap/fmu/index.html https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html https://portal.fmu.br/sustentabilidade 14/12/2022 21:25 N2 (A5): Revisão da tentativa https://ambienteacademico.com.br/mod/quiz/review.php?attempt=1700482&cmid=490417 4/5 Questão 7 Completo Atingiu 1,00 de 1,00 Questão 8 Completo Atingiu 1,00 de 1,00 Na arquitetura de computadores, a memória tem várias funções, entre elas está a de escrita da informação, para posterior recuperação. No entanto, a escrita precisa ser acertada. Assim, a política de escrita em memória pode ser analisada sob dois cenários: quando existe o evento no momento de inclusão de uma nova informação, ou o evento no momento de alteração da informação já guardada. STALLINGS, W. Arquitetura e organização de computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010. Considerando a política de escrita em memória, avalie as afirmações a seguir. I. Write back: qualquer alteração na cacheé repassada aos níveis inferiores de memória, deixando todos os níveis sincronizados com o mesmo valor de conteúdo. II. Write through: tem-se a atualização do nível inferior de memória apenas quando o item deixa a cache para ceder espaço a um novo item demandado pelo processador. III. No momento da escrita em memória para um local que a posição esteja disponível, o item é guardado nessa posição que aponta como liberada para ser salva. IV. No momento da escrita em memória para um local que está indisponível, adota-se um critério de escolha aleatório, de acordo com o tamanho do bloco. V. No momento da escrita em memória para um local que está indisponível, adota-se um critério de escolha por FIFO, LRU ou LFU, por exemplo. Agora, assinale a alternativa que apresente as informações corretas para os critérios de escrita na memória. a. I, III, IV e V. b. I, II, III e IV. c. I, II, III e V. d. II, III, IV e V. e. I, II, IV e V. Na arquitetura de computadores, a estrutura de um módulo de memória, em termos de constituição física, é constituído de ligações eletrônicas da sua parte interna com a parte externa do mesmo (o circuito eletrônico) através de pinagens que efetuam as funções devidas do módulo, as quais foi idealizado para fazer (STALLINGS, W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). Considerando um módulo hipotético de memória que ilustra de forma genérica as pinagens deste módulo, avalie as afirmações a seguir. I. endereço: este pino leva a palavra produzida pelo processador que contém a localização da memória a ser acessada dentro da memória. II. operação (W/R): define a operação a ser realizada, com o pino no valor zero escrita, e com o valor um é para a operação de leitura. III. habilitação: esse pino, também chamado como “enable”, habilita a memória estar em modo de ligado com valor 0. Caso contrário, a memória fica desligada. IV. dados: representa as informações que serão entregues ou coletadas da memória, pois utiliza pinos bidirecionais, o que não acontece com os demais. V. clock: pino com o pulso para a sincronização das ações realizadas pela memória para proceder a ação de leitura ou gravação das informações. Agora, assinale a alternativa que apresenta informações corretas sobre a característica de cada tipo de pinagem da memória. a. II, III, IV e V. b. II, IV e V. c. I, II, III e IV. d. III, IV e V. e. I, II, IV e V. Guia Digital Carreiras e Internacionalização NAP CPA Responsabilidade Socioambiental https://codely-fmu-content.s3.amazonaws.com/Moodle/GuiaDigital/Guia+digital/index.html https://informa.fmu.br/carreiras/ https://codely-fmu-content.s3.amazonaws.com/Moodle/NAP/inicial/nap/fmu/index.html https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html https://portal.fmu.br/sustentabilidade 14/12/2022 21:25 N2 (A5): Revisão da tentativa https://ambienteacademico.com.br/mod/quiz/review.php?attempt=1700482&cmid=490417 5/5 Questão 9 Completo Atingiu 1,00 de 1,00 Questão 10 Completo Atingiu 1,00 de 1,00 A arquitetura de computadores apresenta uma hierarquia nos módulos de memória utilizados. A consequência dessa ação permite que cada nível hierárquico tenha uma responsabilidade sobre o que está armazenando para também promover um melhor desempenho ao sistema como um todo. TANENBAUM, A. S. Organização estruturada de computadores. 6. ed. São Paulo: Pearson Prentice Hall, 2013. O princípio da localidade temporal é importante no uso da memória cache. PORQUE Tem a chance elevada de uso mais próximo da informação. Analisando as afirmações acima, conclui-se que: a. As duas a�rmações são falsas. b. As duas a�rmações são verdadeiras, e a segunda não justi�ca a primeira. c. A primeira a�rmação é falsa, e a segunda é verdadeira. d. A primeira a�rmação é verdadeira, e a segunda é falsa. e. As duas a�rmações são verdadeiras, e a segunda justi�ca a primeira. Os computadores possuem um componente que é considerado o cérebro do computador. Este componente ou módulo é chamado de processador que é formado por diversas partes, uma das quais a unidade de controle que possui certas funcionalidades e outras partes que desempenham outras funções durante o processamento e execução das instruções. Dados os itens a seguir, classi�que-os como 1 (referentes a UC) ou como 2 (referentes aos outros módulos). (_) Promove o gerenciamento dos módulos da cpu por sinais de controle. (_) Tem condição de selecionar os operandos que serão utilizados em uma operação. (_) Realiza uma operação. (_) É utilizado para armazenar as informações. (_) É utilizado para carregar a instrução. Agora, escolha a alternativa que traz a sequência correta de respostas. a. 1, 1, 2, 2 e 2. b. 1, 1, 1, 2 e 1. c. 2, 1, 2, 2 e 2. d. 1, 2, 1, 1 e 2. e. 2, 1, 1, 2 e 1. ◄ Revisão Atividade 4 (A4) Seguir para... Revisão Prova N2 (A5) ► Guia Digital Carreiras e Internacionalização NAP CPA Responsabilidade Socioambiental https://ambienteacademico.com.br/mod/quiz/view.php?id=490416&forceview=1 https://ambienteacademico.com.br/mod/quiz/view.php?id=490419&forceview=1 https://codely-fmu-content.s3.amazonaws.com/Moodle/GuiaDigital/Guia+digital/index.html https://informa.fmu.br/carreiras/ https://codely-fmu-content.s3.amazonaws.com/Moodle/NAP/inicial/nap/fmu/index.html https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html https://portal.fmu.br/sustentabilidade
Compartilhar